Libero FIFO Controller without Memory

 

SmartFusion2 FIFO Controller without Memory Configuration Guide

 

 

 

 

 

 

 

 

端口名	方向	功能说明
WE	输入	信号有效时，向 FIFO 写入数据
RE	输入	信号有效时，从 FIFO 读取数据
WCLOCK	输入	写域所有信号同步时钟
RCLOCK	输入	读域所有信号同步时钟
FULL	输出	FIFO 已满标志
EMPTY	输出	FIFO 已空标志
RESET	输入	异步复位信号
AEMPTY	输出	FIFO 存储量达到将近空阈值标志
AFULL	输出	FIFO 存储量达到将近满阈值标志
AEVAL[]	输入	将近空动态阈值输入总线
AFVAL[]	输入	将近满动态阈值输入总线
WACK	输出	本次写入操作成功应答
DVLD	输出	读出数据有效标志
OVERFLOW	输出	上一时钟周期写入溢出错误
UNDERFLOW	输出	上一时钟周期读取下溢错误
RDCNT[]	输出	FIFO 内剩余读侧数据个数计数值总线
WRCNT[]	输出	FIFO 内剩余写侧数据个数计数值总线
MEMWADDR []	输出	外部存储器写地址总线
MEMRADDR[]	输出	外部存储器读地址总线
MEMWE	输出	外部存储器写使能
MEMRE	输出	外部存储器读使能
CLK	输入	单时钟模式总时钟，驱动 WCLOCK 与 RCLOCK