libero reg 编译时 占用 RAM 资源 而不是 LUT 资源

 

定义一个 寄存器 

localparam DSIZE = 32;

localparam ASIZE = 1;

reg [DSIZE-1:0] buffer [0:((1<<ASIZE)-1)];  // may automatically synthesize to BRAM

 

查找 综合报告 ， fpga_top.srr 文件  buffer ， 占用2 个 RAM  ！