Libero PolarFire® SoC ICICLE 开发板 新建一个简单的工程（一） MSS 配置

 

Libero PolarFire® SoC ICICLE 开发板 新建一个简单的工程（一） MSS 配置 - 所长 - 博客园

Libero PolarFire® SoC ICICLE 开发板 新建一个简单的工程（二） libero 工程 - 所长 - 博客园

Libero PolarFire® SoC ICICLE 开发板 新建一个简单的工程（三） softconsole 2022 工程创建 - 所长 - 博客园

 Libero PolarFire® SoC ICICLE 开发板 新建一个简单的工程（四） 串口控制和LED控制 C代码 移植 FreeRTOS - 所长 - 博客园

 

 

1、参考文档： UG0758: PolarFire FPGA Design Flow User Guide

 

  图来自：PolarFire® SoC FPGA 架构、应用、安全性特性、设计环境和设计硬件

 

2、硬件环境： PolarFire SoC Icicle Kit | Microchip Technology 开发板

• 5-core RISC-V CPU (1× E51, 4× U54)
• Low-power PolarFire FPGA fabric
• 4× 12.7 Gbps SERDES, PCIe Gen2, 2× GbE
• 2 GB LPDDR4, 8 GB eMMC, SD, SPI flash
• RPi header, mikroBUS™, UART/SPI/I²C/CAN
• 2 MB L2 cache or 1.875 MB LIM with ECC
• 128 KB eNVM
• RV64IMAC, 625 MHz, 16 KB L1 iCache or 8 KB ITIM, and 8 KB DTIM
• RV64GC,    625 MHz, 32 KB L1 iCache or 28 KB ITIM. 32 KB dCache
• PolarFire SoC MSS Technical Reference Manual  可以看 第十章节 “MSS Memory Map”

3、软件环境： Libero 2025.1 和 SoftConsole v2021.1

 

4、不论是创建 softconsole工程 还是创建libero工程，都需要先  MSS 配置

　　根据 上面的设计 流程 ， 都需要 先进行 MSS 配置 ， MSS 配置会 生成2个文件 分别 给 libero 和 softconsole 使用 ；

 

 

 点击 OK 

 

使能串口0 ， 一个串口 方便调试 risc-v 处理器 ,  为啥 选择  Fabric I/O ， 因为 开发板原理图 串口 CP2108_1_RXD / CP2108_1_TXD 链接到  BANK1 的 F15/ B14 引脚上， 所以只能选 Fabric I/O ！

 

 

使能 GPIO2  fabic  ， 用于控制 LED 灯， 点灯 是  嵌入式 首选！ LED1 连接  BANK0  的 V14 引脚！应该是 高电平点亮！

 

 

 DDR  暂时不使用！

时钟选择 125Mhz 晶振 , 10ppm

 

 

 点击 左上角 保存 ， 按钮

 

指定英文 目录 保存，  

 

点击 黄色图标 生成配置文件 给 libero  和 softconse 使用！

 

INFO: Successfully generated xml file to 'C:/Users/zydz/Desktop/polarfire_code/test_mss/icicle_mss_cfg.xml'

INFO: Successfully generated MSS configuration report to 'C:/Users/zydz/Desktop/polarfire_code/test_mss\icicle_Report.html'

INFO: Successfully generated MSS component to 'C:/Users/zydz/Desktop/polarfire_code/test_mss/icicle.cxz'

INFO: FPGA Fabric programming is required.