摘要：
FPGA 不同位数的符号数相加 1、有符号定点数相加/减 A：m位，B：n位；m>n，A在最高位补充一个符号位，变为m+1，A+B的结果为：m+1; 2、无符号数定点数相加/减 A：m位，B：n位；m>n，A=1111,，A在最高位补充一个符号位，变为01111， 3、两个定点数做乘法 A：m位，B 阅读全文
posted @ 2022-09-13 09:49
我瓦房店
阅读(1294)
评论(0)
推荐(0)
摘要：
为什么需要时钟 从上面的例子我们可以看出CPU为什么要时钟：目前绝大多数的微处理器都是被同步时序电路所驱动，而时序电路由各种逻辑门组成。正如上面说的那样，逻辑门需要一小段时间对输入的变化做出反应（propagation delay）。所以需要时钟周期来容纳传播时延，并且时钟周期应当大到需要容纳所有逻 阅读全文
posted @ 2022-09-12 22:42
我瓦房店
阅读(190)
评论(0)
推荐(0)
摘要：
FPGA （Field Programmable Gate Array，即现场可编程门阵列），简化的 FPGA基本结构由 6部分组成，分别为可编程输入 /输出单元、基本可编程逻辑单元、嵌入式块 RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等，如下图所示： FPGA基本结构1.逻辑阵列块（L 阅读全文
posted @ 2022-09-12 22:24
我瓦房店
阅读(418)
评论(0)
推荐(0)
摘要：
OFDM(Orthogonal Frequency Division Multiplexing)即正交频分复用技术，实际上OFDM是MCM(Multi Carrier Modulation)，多载波调制的一种。通过频分复用实现高速串行数据的并行传输, 它具有较好的抗多径衰落的能力，能够支持多用户接入 阅读全文
posted @ 2022-09-12 21:44
我瓦房店
阅读(88)
评论(0)
推荐(0)
摘要：
Xilinx的官方文档在介绍FPGA的逻辑资源时通常是按照CLB（Configurable Logic Block）来介绍，把CLB作为FPGA里的最小逻辑单元。但是CLB是由2个slice构成，因此平时大家都把slice挂嘴边，称为xilinx FPGA的最小逻辑单元，很少提起CLB。因此本篇咱们 阅读全文
posted @ 2022-09-12 20:55
我瓦房店
阅读(1350)
评论(0)
推荐(0)
摘要：
一、构成不同 1、fir：一种替代滤波器是无需反馈的有限支撑(finite support)滤波器，称为有限脉冲响应(finiteimpulse response,FIR)滤波器。 2、iir：采用递归型结构，即结构上带有反馈环路。IIR滤波器运算结构通常由延时、乘以系数和相加等基本运算组成，可以组 阅读全文
posted @ 2022-09-12 17:02
我瓦房店
阅读(1957)
评论(0)
推荐(0)
摘要：
Artix7 FPGA的供电电压大致可以分为三个大的种类： FPGA逻辑电压、GTP高速串行收发器电压和XADC电压。FPGA逻辑电压包括内核电压、辅助电压、Block RAM电压和IO电压四种；GTP电压有GTP收发器电压和GTP收发器终端电压两种；XADC电压有XADC供电电压和XADC外部输入 阅读全文
posted @ 2022-09-12 10:47
我瓦房店
阅读(99)
评论(0)
推荐(0)
摘要：
所有综合工具都支持的结构 always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，not 阅读全文
posted @ 2022-08-31 20:59
我瓦房店
阅读(23)
评论(0)
推荐(0)
浙公网安备 33010602011771号