FPGA理论篇——slice篇

Xilinx的官方文档在介绍FPGA的逻辑资源时通常是按照CLB（Configurable Logic Block）来介绍，把CLB作为FPGA里的最小逻辑单元。但是CLB是由2个slice构成，因此平时大家都把slice挂嘴边，称为xilinx FPGA的最小逻辑单元，很少提起CLB。因此本篇咱们就简要聊一聊slice的功能。

对于大部分应用，咱们不必深入了解slice，写好代码后FPGA的开发软件会自动帮助咱们调用slice和布局布线，所以本篇以了解为主，当然如果您非常有探索精神，就另当别论，slice内部还是包含很多东西的，可以好好研究研究。

7系列FPGA的slice包含4个部分：

（1） 逻辑功能产生器，也就是咱们常说的查找表LUT，1个slice里包含4个6输入的查找表。

（2）存储单元，也就是常说的触发器，1个slice里包含8个触发器。每4个触发器为一组，可配置成D触发器或锁存器。

（3）多路复用器，也就是1位宽的数据选择器MUX，数量非常多，足够使用。

（4）进位逻辑，它与本列的上下slice的进位逻辑相连，实现数据运算时的进位操作。

因此，许许多多的slice相结合，再加上全局时钟就能实现复杂的数字功能！另外，咱们还得提到重要的一点，FPGA里的slice有2种，一种被称为sliceL，另一种被称为sliceM，有的CLB由2个sliceL构成，有的则是由1个sliceL和一个sliceM构成。


原文链接：https://blog.csdn.net/fpga_start/article/details/122393339