Loading

2025年1月3日
DesignWare IP使用——层次化综合加快总体综合速度
摘要： 记录一下目前综合时遇到的一点小问题。 目前的设计的计算模块里大量使用了DW IP，包括浮点除法器，浮点加减法器，浮点乘法器，浮点求根器，浮点比较器等每个各32个，直接综合的话会发现这些大的计算单元每个都需要进行mapping，会导致综合的总时长长的难以想象（可能需要数天的时间）。 分析其原因，主要就 阅读全文
posted @ 2025-01-03 20:56 sasasatori 阅读(506) 评论(2) 推荐(0)