数字IC学习02

认识和理解IC集成电路可以从多种不同的角度，其中最好最普遍的一种是：抽象层级，即将IC做不同程度的抽象，按照抽象程度从高到底，分别为:

• 系统层
• 算法层
• 寄存器传输层
• 逻辑层
• 电路层
  每一抽象层级，均可用三种不同的方式去描述，分别为：
• 行为描述
• 物理描述
• 结构描述

综合其实就是指从高抽象层级转换到低抽象层级的过程
如：
算法层--(高层次综合 HLS)-->寄存器传输层，
寄存器传输层--(逻辑综合 LS)-->逻辑层，
逻辑层--(版图综合即布局布线Place & Route)-->电路层

其中RTL是一种HDL代码编写风格

HDL描述电路，有三种方式：数据流、行为结构、门级连接

RTL代码实际对应的结构描述是众多算术运算单元（ALU）、多路选择器（MUX）、寄存器等等，而这些模块实际上都是由各种逻辑门（与非门，或非门等等）和基本触发器（D触发器、JK触发器等等）搭成的，逻辑综合的过程，就是要把RTL文件描述的电路进一步展开，转换成用逻辑门和触发器搭成的电路，而用来描述这些逻辑门和触发器的连接关系的文件就是门级网表文件。

为什么要DC综合？
为何要通过综合步骤生成工艺所对应的门极网表？这是因为不管多么复杂的数字电路，其最终实现时都要使用MOS管搭建一个个的门电路实现其逻辑功能，而实际的MOS工艺存在各种寄生参数，进而对电路的性能造成一定的影响，代工厂会提供各个基本单元具体的工艺参数，根据这些工艺参数对门极网表进一步做仿真，从而能够更好的模拟芯片实际流片后的工作情况。

DC:
Synopsys design compiler
逻辑综合分为三个阶段：
1.转译：把电路转换为EDA内部数据库，这个数据库跟工艺是独立无关的
2.优化：根据工作频率、面积、功耗来对电路优化，来推断出满足设计指标要求的门级网表
3.映射：将门级网表映射到代工厂给定的工艺的元件库上，最终形成改工艺对应的门级网表