摘要： 在日志http://www.cnblogs.com/qiweiwang/archive/2011/03/07/1975932.html和http://www.cnblogs.com/qiweiwang/archive/2010/11/25/1887888.html中，我们已经讨论过复位电路的设计。1.完全异步复位的问题 完全异步复位在确立和释放触发器时都是异步的，这里异步复位指的是复位连线到触发器的异步复位引脚的情况。此外，复位的确立和释放是没有任何时钟的背景下执行的。 1: module resettff 2: ( 3: output reg oData, 4: input iclk,iR. 阅读全文

摘要： 解决方案一：相位控制 考虑到不同周期的有任意相位关系的两个时钟区域，如果其中至少一个时钟是在FPGA内部通过PLL(锁相环)或者DLL(延迟锁相环)可控制的，另一个时钟与在PLL或者DLL解决方案中那个时钟周期有倍数关系，那么相位匹配可以用来消除时序冲突。 信号由一个慢时钟区域向另一个周期是其一半的时钟区域传送，如果在时钟相位关系没有任何保障的前提下，时序就会发生冲突。然而，使用DLL或者PLL由... 阅读全文