随笔分类 -  数字IC / 时序分析与约束

摘要:参考书籍《Static Timing Analysis for Nanometer Design》 慢时钟 ——> 快时钟 首先进行时钟约束 create_clock -name CLKM -period 20 -waveform {0 10} [get_ports CLKM] create_clo 阅读全文
posted @ 2023-06-17 12:14 森是林上木 阅读(475) 评论(0) 推荐(0)
摘要:同步(Synchronous)电路和异步(Asynchronous)电路 同步电路是指电路的所有时钟来自同一个时钟源,如图所示图(a)有两个时钟,CLKA 和CLKB,它们来自同一个时钟源﹐由300 MHz时钟经6分频电路和3分频电路得到,见图(b)。图4.1.3(c)只有一个时钟,故图4.1.3( 阅读全文
posted @ 2023-06-14 10:54 森是林上木 阅读(222) 评论(0) 推荐(0)
摘要:A电路能跑200M,B电路能跑500M,C电路能跑1G,为什么会有这样的差别?我们要想提高一个电路的频率性能,该怎么做? 通常设计的电路: 150MHZ:富裕时间变窄 什么时候是电路能跑到的最大频率? Tmin = Tco + Tdata + Tus 什么是关键路径:电路中延时最长的路径。 【新提醒 阅读全文
posted @ 2023-06-13 20:43 森是林上木 阅读(355) 评论(0) 推荐(0)