随笔分类 -  数字IC

快时钟 慢时钟交互如何检查set/hold time
摘要：参考书籍《Static Timing Analysis for Nanometer Design》 慢时钟 ——> 快时钟 首先进行时钟约束 create_clock -name CLKM -period 20 -waveform {0 10} [get_ports CLKM] create_clo 阅读全文
posted @ 2023-06-17 12:14 森是林上木 阅读(382) 评论(0) 推荐(0)
同步时钟 or 异步时钟
摘要：同步(Synchronous)电路和异步(Asynchronous)电路 同步电路是指电路的所有时钟来自同一个时钟源,如图所示图(a)有两个时钟,CLKA 和CLKB，它们来自同一个时钟源﹐由300 MHz时钟经6分频电路和3分频电路得到,见图(b)。图4.1.3(c)只有一个时钟,故图4.1.3( 阅读全文
posted @ 2023-06-14 10:54 森是林上木 阅读(215) 评论(0) 推荐(0)
如何提高电路频率性能？（如何让电路跑快些？）
摘要：A电路能跑200M，B电路能跑500M，C电路能跑1G，为什么会有这样的差别?我们要想提高一个电路的频率性能，该怎么做? 通常设计的电路： 150MHZ：富裕时间变窄 什么时候是电路能跑到的最大频率？ Tmin = Tco + Tdata + Tus 什么是关键路径：电路中延时最长的路径。 【新提醒 阅读全文
posted @ 2023-06-13 20:43 森是林上木 阅读(337) 评论(0) 推荐(0)
浮点数的定点化
摘要：例题 1、【大疆】对 12.918 做无损定点化，需要的最小位宽是多少位？位宽选择 11 位时的量化误差是多少？ A 13位，0.0118B 12位，0.0118C 13位，0.0039D 12位，0.0039 分析：(1)整数 12 需要 4bit。假设位宽选择12位，即小数需要 8bit，12. 阅读全文
posted @ 2023-03-25 10:55 森是林上木 阅读(411) 评论(0) 推荐(1)
DC综合——SDC怎么写？
摘要：官方文档：https://max.book118.com/html/2016/0303/36779383.shtm 书籍截图： set_clock_groups asynchronous logically_exclusive physically_exclusive Asynchronous Cl 阅读全文
posted @ 2022-11-12 11:40 森是林上木 阅读(1144) 评论(0) 推荐(0)
存储器的内建自测
摘要：![image](https://img2022.cnblogs.com/blog/2860793/202211/2860793-20221107192425640-363420359.png)![image](https://img2022.cnblogs.com/blog/2860793/202211/2860793-20221107192514931-677721943.png)![imag... 阅读全文
posted @ 2022-11-10 14:36 森是林上木 阅读(32) 评论(0) 推荐(0)
verdi使用细节——signed 1/2's Complement
摘要：signed 2's Complement 表示按位取反后再加1 signed 1's Complement 表示按位取反 阅读全文
posted @ 2022-10-27 09:45 森是林上木 阅读(401) 评论(0) 推荐(0)
DW_div_pipe
摘要：https://www.synopsys.com/dw/buildingblock.php https://max.book118.com/html/2018/0204/151848438.shtm https://caxapa.ru/thumbs/405687/dw_qrg.pdf 无符号操作图： 阅读全文
posted @ 2022-10-12 16:13 森是林上木 阅读(1855) 评论(0) 推荐(0)
芯片界的“黑话”
摘要：计划 对话 A：你们项目组芯片什么时间TO？ B：年底。 A: MPW? B: 直接FULL MASK。 A：有钱。 B：芯片面积太大，占了6个SEAT，况且年底没有合适时间点的shuttle。老大们就直接定了FULL MASK。 A：牛X！ TAPEOUT （TO）：流片，指提交最终GDSII文件 阅读全文
posted @ 2022-09-14 11:12 森是林上木 阅读(667) 评论(0) 推荐(0)
芯片仿真验证——CDC
摘要：随着技术的发展，数字电路的集成度越来越高，设计也越来越复杂。很少有系统会只工作在同一个时钟频率。一个系统中往往会存在多个时钟，这些时钟之间有可能是同步的，也有可能是异步的。如果一个系统中，异步时钟之间存在信号通道，则就会存在CDC（clock domain crossing）问题。 如下图中，CLK 阅读全文
posted @ 2022-09-06 11:15 森是林上木 阅读(2239) 评论(0) 推荐(0)
如何对module内部中的parameter进行重定义
摘要：例如 点击查看代码 module test_a #( paramter DATA_WIDTH = 16, paramter ADDR_WIDTH = 4 ) ( input xxxx, . . . output xxx ); . . . endmodule 当需要外部修改模块内部的parameter 阅读全文
posted @ 2022-09-05 10:19 森是林上木 阅读(173) 评论(0) 推荐(0)
芯片的设计流程——数字部分
摘要：芯片的制造流程 从沙子提纯得到粗硅，粗硅提纯得到多晶硅，多晶硅拉制得到单晶硅，硅锭切割得到晶圆。 接下来的工作就是芯片设计中的，IC设计部分了，IC设计包括模拟IC设计和数字IC设计，本文主要介绍的是数字IC设计，主要包括前端设计（逻辑设计）、后端设计（物理设计），其中前端设计的目标是生成门级网表（ 阅读全文
posted @ 2022-08-31 23:57 森是林上木 阅读(1339) 评论(0) 推荐(0)