2022年9月7日
vivado使用
摘要： Verilog 包括：源文件、ip核、综合、仿真（testbench） 常用文件和名词 设计文件后缀： .v/.vhd 网表文件后缀：.edn 约束文件后缀：.xdc 检查点（check point）文件后缀：.dcp 网表：logical netlist (EDIF) 约束：constraints 阅读全文
posted @ 2022-09-07 09:09 perry_11 阅读(366) 评论(0) 推荐(0)
2022年9月5日
verilog基础
摘要： fpga，ic设计方向 阅读全文
posted @ 2022-09-05 20:18 perry_11 阅读(154) 评论(0) 推荐(0)