nanoty

摘要： 【原创】关于include用法的总结【Verilog】Abtract `include编译器指令用于在代码行中包含任何其他文件的内容，被包含的文件即可以使用相对路径定义，也可以使用绝对路径定义。 本文将对`include使用过程中遇到的问题进行总结归纳。Introduction1.使用方法 `include类似于C语言中的#include结构，该指令通常用于将内含全局或公用定义的头文件包含在设计文件中。例如： `include "http://www.cnblogs.com/primitive.v" // 注意：这里的要包含文件需要用双引号括起来 // 编译时，上面这一行将 阅读全文

摘要： 【原创】关于generate用法的总结【Verilog】Abtract generate语句允许细化时间（Elaboration-time）的选取或者某些语句的重复。这些语句可以包括模块实例引用的语句、连续赋值语句、always语句、initial语句和门级实例引用语句等。细化时间是指仿真开始前的一个阶段，此时所有的设计模块已经被链接到一起，并完成层次的引用。Introduction1.generate语法定义genvar，作为generate种的循环变量。generate语句中定义的for语句，必须要有begin，为后续增加标签做准备。begin必须要有名称，也就是必须要有标签，因为标签会作 阅读全文

摘要： Abstract 在做FPGA仿真的过程中，经常会遇到找不到glbl.v文件的情况，本文整理一些资料对glbl.v如何仿真简要介绍。Introduction1.关于glbl.v 在FPGA设计中，glbl.v常用来定义全局复位/置位、全局三态信号和DUT的连接，并且用来为设计提供有效地复位信号，对设计中使用到的全局信号进行初始化。在仿真起始的100ns中，glbl将自动产生全局复位/置位。NOTE: The "glbl.v" module connects the Global Set/Reset and Global Tristate signals to the des 阅读全文

摘要： Abtract关于编写testbench的一些经验总结心得。Introduction1.基本的Testbench结构1）常用的编码结构`timescale 1 ns / 1 ps // 时间精度和刻度module 模块名称；DUT输入信号定义； // DUT输入信号一般定义为reg类型DUT输出信号定义； // DUT输出信号一般定义为wire类型...DUT // 待测module...initial begin// 定义相关信号初始值或者定义时钟复位等控制信号// 监测、添加约束等end...always // 处理相关需要变化的值...endmodule2）常用结构图示下节针对Testb 阅读全文

摘要： 问题描述： 只要用到include，编译就出错，抱怨Cannot open `include file "params.v"，但是在使用params.v文件中定义的参数时，已经在调用文件中使用了“`include params.v”命令，如果在其他文件夹中进行编译，仿真器就会报出“cannot open。。。”或者找不到params.v中定义相应的参数。解决办法：将所有要编译文件放在同一个文件夹中，且编译时在该文件夹中进行编译；使用include命令时，使用绝对路径对文件进行引用； 阅读全文

摘要： 关键字:assign deassign force release1. 连续赋值语句（Continuous Assignments） 连续赋值语句是Verilog数据流建模的基本语句，用于对线网进行赋值，等价于门级描述，是从更高的抽象角度来对电路进行描述。连续赋值语句必须以关键词assign开始。连续复制的主要特点是：连续赋值语句的左值可以是一下类型之一：①标量线网②向量线网③矩阵中的一个元素（该矩阵可以是标量线网类型的，也可以是向量线网类型的）④向量线网的某一位⑤向量线网的部分位以及上述各种类型的拼接体但是，不能是向量或向量寄存器。连续赋值语句总是处于激活状态。只要任意一个操作数发生变化，表 阅读全文