【原创】关于glbl.v如何仿真【Verilog】
摘要：
Abstract 在做FPGA仿真的过程中，经常会遇到找不到glbl.v文件的情况，本文整理一些资料对glbl.v如何仿真简要介绍。Introduction1.关于glbl.v 在FPGA设计中，glbl.v常用来定义全局复位/置位、全局三态信号和DUT的连接，并且用来为设计提供有效地复位信号，对设计中使用到的全局信号进行初始化。在仿真起始的100ns中，glbl将自动产生全局复位/置位。NOTE: The "glbl.v" module connects the Global Set/Reset and Global Tristate signals to the des 阅读全文
posted @ 2012-11-06 22:09 nanoty 阅读(3879) 评论(0) 推荐(0)
浙公网安备 33010602011771号