会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
木叶丶
博客园
首页
新随笔
联系
订阅
管理
2021年1月18日
二、SystemVerilog-过程语句和子程序
摘要: 一、过程语句 可以在 begin 或 fork 语句中使用标识符,然后在相对应的 end 和 join 语句中放置相同的标号,这使得程序块的首尾匹配更加容易。也可以把标识符放在其他语句里,如 endmodule、endtask、endfunction 等。 SV为循环功能增加了两个新语句,第一个是
阅读全文
posted @ 2021-01-18 21:04 木叶丶
阅读(1063)
评论(0)
推荐(0)
2021年1月12日
一、SystemVerilog-数据类型
摘要: 一、内建数据类型 1. 逻辑(logic)类型 logic类型是对reg类型的改进,使得它除了作为一个变量以外,还可以被连续赋值、门单元和模块驱动。任何使用线网的地方都可以使用logic,但要求logic不能有多个结构性驱动,如在双向总线建模时,不能使用logic。 2. 双状态数据类型 (1)最简
阅读全文
posted @ 2021-01-12 19:28 木叶丶
阅读(2647)
评论(0)
推荐(0)
公告