2021年1月12日
一、SystemVerilog-数据类型
摘要： 一、内建数据类型 1. 逻辑（logic）类型 logic类型是对reg类型的改进，使得它除了作为一个变量以外，还可以被连续赋值、门单元和模块驱动。任何使用线网的地方都可以使用logic，但要求logic不能有多个结构性驱动，如在双向总线建模时，不能使用logic。 2. 双状态数据类型 （1）最简 阅读全文
posted @ 2021-01-12 19:28 木叶丶 阅读(2647) 评论(0) 推荐(0)