米联客

摘要： S03_CH05_AXI_DMA_HDMI图像输出 5.1概述 本课程是在前面课程基础上添加HDMI IP 实现HDMI视频图像的输出。本课程出了多了HDMI输出接口，其他内容和《S03_CH03_AXI_DMA_OV7725摄像头采集系统》。本章课程内容使用的也是OV7725摄像头，但是课后代码会给出OV5640的配套代码。下面的内容除了涉及到HDMI部分的，其他和《S03_CH03_AXI_D... 阅读全文

摘要： S03_CH04_AXI_DMA_OV5640摄像头采集系统 4.1概述 本课程讲解如何搭建基于DMA的图形系统，方案原理和搭建7725的一样，只是OV5640显示的分辨率是1280X720如下,只是购买了OV5640摄像头的用户可以直接从本章开始学习。 摄像头采样图像数据后通过DMA送入到DDR,在PS部分产生DMA接收中断，在接收中断里面再把DDR里面保持的图形数据DMA发送出去。在FPGA的... 阅读全文

摘要： S03_CH03_AXI_DMA_OV7725摄像头采集系统 3.1概述 本课程讲解如何搭建基于DMA的图形系统，方案原理如下。 摄像头采样图像数据后通过DMA送入到DDR,在PS部分产生DMA接收中断，在接收中断里面再把DDR里面保持的图形数据DMA发送出去。在FPGA的接收端口部分产生VID OUT时序驱动VGA显示器显示图形。MIZ701N没有VGA接口，可以跳过直接看《S03_CH05_A... 阅读全文

摘要： S03_CH02_AXI_DMA PL发送数据到PS 1.1概述 本课程的设计原理分析。 本课程循序渐进，承接《S03_CH01_AXI_DMA_LOOP 环路测试》这一课程，在DATA FIFO端加入FPGA代码，通过verilog 代码对FIFO写。其他硬件构架和《S03_CH01_AXI_DMA_LOOP 环路测试》一样。 《S03_CH01_AXI_DMA_LOOP 环路测试》课程中，详解... 阅读全文

摘要： S03_CH01_AXI_DMA_LOOP 环路测试 1.1概述 本课程是本季课程里面最简单，也是后面DMA课程的基础，读者务必认真先阅读和学习。 本课程的设计原理分析。 本课程是设计一个最基本的DMA环路，实现DMA的环路测试，在SDK里面发送数据到DMA然后DMA在把数据发回到DDR里面，SDK读取内存地址里面的数据，对比接收的数据是否和发送出去的一致。DMA的接口部分使用了data_fifo... 阅读全文

摘要： S02_CH16 等精度频率计实验 在了解了AXI总线之后，今天我们自己动手设计一个带AXI4-Lite总线的IP，来完成频率计的实验。 频率计虽然小，但是也算五脏俱全，涉及到zynq的方方面面，比如： A）PL部分逻辑设计 B）自定义AXI4-Lite的IP的建立 C）通过AXI4-Lite总线实现PS与PL间的数据传递 D）PS控制输入输出外设 16.1等精度频率计原理 16.1.1引 言 ... 阅读全文

摘要： S02_CH15_ AXI_OLED 实验 在上一个例子中，主要是以软件功能为主，采用了软件模拟SPI时序进行控制OLED。这样做的好处是灵活，但是牺牲了效率。本章采用的方式是让SPI驱动由Verilog实现，字库也是保存到了PL部分的BRAM中。这种方式是减轻了CPU负担，提高了CPU效率。缺点是没有上一章的方法灵活。 15.1 自定义IP的封装 Step1：新建一个名为Miz_sys空的工程。... 阅读全文

摘要： S02_CH14_ EMIO_OLED 实验 本章将使用EMIO模拟OLED的时序来驱动OLED，本方案对米联系列Miz702,Miz702N和Miz701N全兼容。 14.1板载OLED硬件原理 Miz系列开发板板载OLED的型号是UG-2832HSWEG04（Miz701N为UG-2864HSWEG04），分辨率为128*32（Miz701N为128*64），接口类型为4线SPI，控制芯片为S... 阅读全文

摘要： S02_CH13_ AXI_PWM 实验 当学习了上一章的协议介绍内容后，开发基于这些协议的方案已经不是什么难事了，关键的一点就是从零到有的突破了。本章就以AXI-Lite总线实现8路LED自定义IP作为第一验证AXI-Lite总线应用的方案，带领大家快速进入实战状态。 13.1 自定义IP的封装 Step1：新建一个名为Miz_sys空的工程。 Step2：选择Tools Create and ... 阅读全文

摘要： S02_CH12_ AXI_Lite 总线详解 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。 12.2 AXI总线与ZYNQ的关系 AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时... 阅读全文