FPGA学习

摘要： 1module my_multiport_component (2 // Signals for Avalon-MM slave port “s1″3 avs_s1_clk,4 avs_s1_reset_n,5 avs_s1_address,6 avs_s1_read,7 avs_s1_write,8 avs_s1_writedata,9 avs_s1_readdata,1... 阅读全文

摘要： black_box_pad_pin声明用户定义的黑盒的管脚，作为外部环境可见的I/O pad，如果有不止一个端口，列在双引号内，以逗号分开。一般不需要这一属性，Synplify提供了预定义的I/Os。其语法如下object /* synthesis syn_black_box black_box_pad_pin = "port_list" */ ;例如：module BS(D,IN,PAD,Q) ... 阅读全文

摘要： 今日，开通了个人域名网站，用的是.RU的免费域名，以后博客将同步在两个地方更新，希望博友多多支持下小站！谢谢大家了！网站地址：http://jrmen.org.ru/ 阅读全文

摘要： 哥发现自己错了，AX88180技术文档中给出的最高发送速度是100MHz，所以哥的PLL是2/1分50MHz的，刚才抽筋想是否可以用125MHz试试，结果点开PLL的向导，发现里面哥的分频怎么是3/2啊，明明在BDF里显示的是2/1吗，不信邪点开.v文件，一看果真是3/2分频的，也就是以上的速度是在75MHz下得到的。　　把分频直接改为5/2（125MHz）后，重新编译，运行。乖乖，刚才的部分硬件... 阅读全文

摘要： 上一篇随笔中提到了用AX88180和FPGA实现千兆网的传输，用软件发送是不可能获得高速的，于是用硬件Verilog语言写了发送程序，因为我接受数据不需要高速所以为写接收的硬件程序，逻辑流程还是比较简单的，就是读几个寄存器，然后写几个寄存器，之后将N个数据发送到TX缓存，之后写发送控制寄存器启动发送（难点是要多个等待周期读写数据）。我想这可以用状态机的方式轻松实现，虽然我之前没有看过更没有写过Ve... 阅读全文

摘要： 最近一直没有时间写博客，因为一直忙于做千兆网的工作，因为在学NIOS II，所以开始想用NIOS中的 Three Speed Ethernet来做千兆网，但是做了一段时间后发现这个IP是加密的，需要破解或者购买许可，但是为了一个IP花很多Money，舍不得啊。况且自己先用DP83848做得百兆网也没有一次调通，故快刀斩乱麻般换了思路，在网上搜索现成的MAC芯片，功夫不负有心人，找到了AX88180... 阅读全文

摘要： 本文简单描述如何使用timestamp_timer服务，来测试usleep(1*1000*1000)到底用了多长时间。使用环境：Altera Quartus 9.1 SP1 + Nios II 9.1 Software Build Tools for Eclipse SP1步骤1 在SOPC Builder中例化Interval Timer核：1. 在SOPC Builder中例化Interval... 阅读全文

摘要： 今天一个哥们问我DMA的传输，他用我上一篇关于DMA串口传输的程序，因为他没怎么学过所以我给他讲不通，而且他根本不了解串口怎么连接！所以想做个DMA的存储器之间的传输。 下面的图是SOPC连接图，其中dma_0为上次的串口和SDRAM传输控制，注意上次讲错了——因为DMA是可以双向传输，即读写端口可以同时连载要传输的两个设备上。dma_1为这次要用到的，分别连到SDRAM和... 阅读全文

摘要： 今天做SEG7模块添加74138时，出现了Error: Can't compile duplicate declarations of entity "**" into library "work"。“**”是我的一个模块文件名，这个文件名同时有一个.bdf文件，还有一个.v文件。 其中.bdf文件是我为了加74138时新建的文件，存盘时我没有改默认文件名，所以出现和.v文... 阅读全文

摘要： 今天用亚峰的SEG7模块，因为他写的模块不是针对我所使用的开发板，所以输出并不匹配，他的板子是用74LS138译码器，我的板子是没有译码直接输出的，虽然我可以改他的模块，但是嫌麻烦，就想直接利用quatus II自有的74138模块进行转换。转换图如下：注意：1.要通过net（网络标号）来连接总线和引脚，总线编号规则是SEL[2..0],他包含三个信号线SEL[0],SEL[1]和SEL[2].与... 阅读全文