摘要：很久没写东西上来了，最近比较懒是一个原因，更重要的原因是我发现用Excel作笔记是个好方法~ 所以东西都写Excel里了~在这里把最近画PCB板子遇到的问题和解决办法贴出来吧~ 都是些菜鸟问题，供其他菜鸟参考~----------------------------------------------------------------------------------------------------------1、在Winter 09中怎么提取出原理图中的元件生成.SchDoc库元件？打开原理图，Design -> Make schematic library，会将原理图转化成同 阅读全文

摘要：想对现成的一个NIOS TFT工程结合我手上液晶屏的具体情况进行修改，删除了NIOS软核中的1个我用不上的8位 PIO组件，编译完事并对各个引脚名称进行了更改。通过"Assignments -> Remove Assignments... -> Pin, Location & Routing Assignments”删除原来的引脚锁定并通过"Assignments -> Import Assignments..."导入了新的引脚锁定。哪知道一编译，出了错：Error: Illegal name "*****" -- p 阅读全文

摘要：看了篇帖子《用感光电路板自制PCB攻略（网友电子白菜撰写）》，于是前几天在淘宝上买了一批PCB DIY工具和材料回来，想自己弄个试试，岂料障碍重重，甚至于酿成大祸...首先是PCB打印的软件设置问题，我用PCB环境的是Altium Designer Winter 09，原帖对于具体操作步骤介绍得不详细，还是参照感光板店家给的《负性感光板制作流程详解》来弄~ 虽然两篇文章所述的制作办法其实是不一致的~ 由于之前工作的时候听同事说过，打样单面板的话，把PCB走线画在底层（Bottom Layer），对方就知道你要打样的是单面板了，所以把线路都mirror布在底层了。打印PCB版图的软件设置1、文档 阅读全文

摘要：问题描述：我的电脑上前前后后装了好几个Quartus Ⅱ和Nios Ⅱ版本，有6.0、9.0、10.0和10.1。Quartus Ⅱ10.1是前段时间新装上的，由于Quartus Ⅱ 9.0可以直接输入汉字，所以这次新建工程想用9.0来做。可是用QuartusⅡ 9.0下建立硬件工程并编译通过没有什么问题之后，用NiosⅡ 9.0想建立软件工程时，就出现了问题：先是有这样一个对话框提示环境变量不正确：事实证明，不论选“是”还是“否”，接下来建立工程时，都会出现Reason为Invalid project description的错误：如果按提示说明来看，更想不通，因为我选定的软件工程路径下根本 阅读全文

摘要：昨天怀疑一个问题：当我第一个NIOS工程采用.pof文件格式的 "Active Serial Programming” 烧写到EPCS中并未Erase擦除，第二个NIOS工程采用JTAG模式下载进去，且并未选择"Erase"选项，那么前次工程烧写入到EPCS中的未擦除的硬件配置文件是否会对第二个NIOS工程的实验验证造成影响呢？今天实验了下，应该是无影响的，只是第二个工程采用JTAG下载完毕后，需要摁一下Reset复位一下才能显示当前工程的实验效果。 阅读全文

摘要：今天把一个已经删除到垃圾桶的NIOS工程还原了到了原来位置，一开始差syslib没还原完全，后来又把syslib还原了，结果重新编译时出错：A build error occurred：Reason：A resource already exists on disk网上搜了下也没试成功哪个办法好用的，最后发现的解决办法是：在NIOS工程上右键 "Clean Project” 一下，再次编译就通过了~~志之以备忘~ 阅读全文

摘要：今天做 VHDL homework 的时候出现了这样的错误，求助于百度谷歌无果，去查了下Quartus II的Help，果然牛，找出原因了~截图如下：仔细看了下，原来是有个PORT我忘了加上 “OUT” 了... VHDL初学，粗心的菜鸟，呵呵...我的错误出处是：count_A, count_B: INTEGER RANGE 0 TO 31改正成：count_A, count_B: OUT INTEGER RANGE 0 TO 31我这写出来，同样遇到问题的朋友就百度谷歌得到了，呵呵~ 查不出错的时候记得问Help哦~ 阅读全文