摘要：
Verilog向量位选方式 阅读全文
摘要：
无毛刺时钟切换电路 阅读全文
|
摘要：
如何设置Gvim的SystemVerilog的语法高亮 阅读全文
摘要：
简单的介绍以下如何使用vcs进行仿真并且保存仿真波形通过verdi打开 阅读全文
摘要：
有限状态机的编码风格以及如何避免组合逻辑输出 阅读全文
摘要：
Verilog的reg和wire 阅读全文
|