会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
仔细观察
博客园
首页
新随笔
联系
订阅
管理
2021年12月1日
A Proposal To Remove Those Ugly Register Data Types From Verilog
摘要: Verilog的reg和wire
阅读全文
posted @ 2021-12-01 11:38 cmossss
阅读(35)
评论(0)
推荐(0)