仔细观察

:: :: :: ::

公告	2021年12月1日 A Proposal To Remove Those Ugly Register Data Types From Verilog 摘要： Verilog的reg和wire 阅读全文 posted @ 2021-12-01 11:38 注意看阅读(20) 评论(0) 推荐(0) 编辑