love小酒窝

摘要： windows 默认的文件换行是\r\n linux 默认的是\n 所以从windows上转到linux的文件用VIM打开的话VIM无法识别换行符，所以需要转换 方法1 如果只是单独的几个文件，可以直接用vim打开，然后输入 或者手动替换： 输入以下字符串: %s/^M//g (注意，^M = Ct 阅读全文

摘要： 参考：https://www.jianshu.com/p/aefd0e50b802 在markdown中为文字添加颜色： 命令：\color \color{red}{hello} ： $\color{red}{hello！}$ \color{ 376956}{hello} ：$\color{ 376 阅读全文

摘要： FIFO深度的计算公式 参考 https://www.cnblogs.com/dxs959229640/p/8144656.html 求FIFO的最小深度主要有以下要点： + 在求解之前需要验证一下在允许的最大时间长度内写入的数据量是否等于读出的数据量，保证有解； + 求FIFO深度需要考虑最坏的情 阅读全文

摘要： Multi Threhold and voltage systhesis DC commond 在operating condiction 里面使用 set_target_library_subset 命令。 例如 .v 结构： 其中，u1和u2的工作电压域与top不同。 则除了用set_targe 阅读全文

摘要： 跨时钟域处理--最终详尽版 为了彻底理解跨时钟域问题，多方搜集资料，做个简单整理备忘。主要参考了如下几个资源： https://zhuanlan.zhihu.com/p/45186793 跟IC君一起学习集成电路 https://www.cnblogs.com/PG13/p/10329678.htm 阅读全文

摘要： 异步FIFO的verilog代码实现（包含将满和将空逻辑） 代码参考来源： Clifford E. Cummings, "Simulation and Synthesis Techniques for Asynchronous FIFO Design". https://www.cnblogs.co 阅读全文

摘要： Lower power design & UPF 只记录部分内容以供查阅，完整内容还是看手册 [TOC] C1 Lower power design strategies 1. Dynamic and Static Power Dynamic power + Switch power：取决于时钟频率 阅读全文

摘要： 转自：https://www.cnblogs.com/PG13/p/11592797.html 单口 RAM 与伪双口 RAM、真双口 RAM 的区别在于： + 单口 RAM 只有一个时钟（clka）（时钟上升沿到来时对数据进行写入或者读出）、一组输入输出数据线（dina & douta）、一组地址 阅读全文

摘要： 用于记录学习数字前后端中总结得到的对verilog代码编写的注意事项 良好的运算顺序 a https://mp.weixin.qq.com/s/e3kp7EcsoOxifyFGHctb4A 一个寄存器设计很多逻辑时可能会导致负载太大。同一个信号在很多地方使用，布线也会变复杂，比如最常见的是参数信号， 阅读全文

摘要： 转自：https://www.jianshu.com/p/86b8d58d211c 删除软链接千万不要加“/” 软连接 ln s TargetDir LinkName, rm rf php[Tab] 自动补全功能 有多方便，就有多危险! 每次需要时都会ln s一下，很方便。 不需要了就随手 rm r 阅读全文