2025年2月15日

[算法 - FPGA] 带符号整数乘法器 (Verilog)

摘要: 转自: https://blog.csdn.net/xszxyll/article/details/140279592 1.设计思路 本文主要讲解带符号整数乘法器设计思路,以及verilog电路实现 。 1.1 补码表示 有符号数表示都是使用补码表示,我们都知道,正数的补码是它本身,负数的补码是对应 阅读全文

posted @ 2025-02-15 09:30 longyue 阅读(754) 评论(0) 推荐(0)

导航