我的随笔

【设计经验】5、Verilog对数据进行四舍五入（round）与饱和（saturation）截位

jgliu 2019-03-18 14:11 阅读:20424 评论:11 推荐:12

【设计经验】4、SERDES关键技术总结

jgliu 2018-12-16 09:54 阅读:12151 评论:1 推荐:6

【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析

jgliu 2018-12-15 15:28 阅读:16958 评论:9 推荐:9

【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源码分析

jgliu 2018-12-09 14:56 阅读:22117 评论:2 推荐:5

【高速接口-RapidIO】4、Xilinx RapidIO核详解

jgliu 2018-12-05 17:18 阅读:28504 评论:5 推荐:5

【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程

jgliu 2018-11-23 08:21 阅读:12211 评论:2 推荐:3

【高速接口-RapidIO】2、RapidIO串行物理层的包与控制符号

jgliu 2018-11-08 21:28 阅读:11641 评论:1 推荐:3

【高速接口-RapidIO】1、RapidIO协议概述

jgliu 2018-11-07 21:31 阅读:40707 评论:2 推荐:12

【设计经验】3、ISE中烧录QSPI Flash以及配置mcs文件的加载速度与传输位宽

jgliu 2018-10-19 19:02 阅读:16648 评论:0 推荐:4

【设计经验】2、ISE中ChipScope使用教程

jgliu 2018-10-18 23:15 阅读:38814 评论:2 推荐:5