我的随笔

【接口时序】8、DDR3驱动原理与FPGA实现（一、DDR的基本原理）

jgliu 2018-10-13 14:20 阅读:36701 评论:12 推荐:3

【设计经验】1、Verilog中如何规范的处理inout信号

jgliu 2018-10-12 21:14 阅读:17801 评论:3 推荐:2

【接口时序】7、VGA接口原理与Verilog实现

jgliu 2018-09-22 16:57 阅读:26335 评论:5 推荐:6

【接口时序】6、IIC总线的原理与Verilog实现

jgliu 2018-09-16 15:55 阅读:41613 评论:22 推荐:15

【接口时序】5、QSPI Flash的原理与QSPI时序的Verilog实现

jgliu 2018-09-15 15:57 阅读:62991 评论:49 推荐:14

【接口时序】4、SPI总线的原理与Verilog实现

jgliu 2018-09-08 17:11 阅读:75008 评论:21 推荐:23

【接口时序】3、UART串口收发的原理与Verilog实现

jgliu 2018-08-25 21:05 阅读:22380 评论:9 推荐:7

【接口时序】2、Verilog实现流水灯及与C语言的对比

jgliu 2018-08-12 17:05 阅读:4291 评论:0 推荐:2

【接口时序】1、软件与Verilog基本格式规范说明

jgliu 2018-08-12 12:45 阅读:5102 评论:0 推荐:1