我的随笔

仿真编译时，tb顶层模块无逻辑（错误代码：12061）

园游会丶 2020-04-11 18:10 阅读:734 评论:0 推荐:0

verilog中定义的parameter参数的引用

园游会丶 2020-04-11 18:05 阅读:4610 评论:0 推荐:0

DAC_TLV5618模块中产生任意偶数频率时钟SCLK

园游会丶 2020-04-11 15:48 阅读:374 评论:0 推荐:0

模块例化产生的错误（错误代码：10207）

园游会丶 2020-04-10 21:35 阅读:482 评论:0 推荐:0

关于input ，output定义的注意事项

园游会丶 2020-04-10 17:35 阅读:1628 评论:0 推荐:0

altera-modelsim仿真ROM时，ip核输出数据为0

园游会丶 2020-04-09 09:38 阅读:821 评论:0 推荐:0

Shift Register(RAM-Based) 移位寄存器的IP核使用方法

园游会丶 2020-04-04 16:49 阅读:3377 评论:0 推荐:0

iic中一些需要注意的地方

园游会丶 2020-03-29 17:23 阅读:194 评论:0 推荐:0

拿到一个项目该怎样去做？

园游会丶 2020-03-29 11:48 阅读:554 评论:0 推荐:0

IIC总线SDA信号线的三态开漏模式的原理和实现

园游会丶 2020-03-23 17:28 阅读:5364 评论:0 推荐:1