INNVOUS - 随笔分类(第2页) - 春风一郎

UPF set_port_attribute

摘要：『set_port_attribute』, 在IEEE 1801-2015 中该命令定义如下，不是所有的工具都支持所有的option: 这个命令用于描述port 在『未知』区域的power 连接情况，如top 的input port 是由哪个电压域的cell驱动，output port 的输出将驱动阅读全文

posted @ 2019-08-26 13:28 春风一郎阅读(4277) 评论(0) 推荐(0)

动态功耗优化

摘要：https://mp.weixin.qq.com/s?__biz=MzUzODczODg2NQ==&mid=2247484666&idx=1&sn=1f3a7301f556468bc1cb0f222a8965e6&chksm=fad26d24cda5e432b8cc785ab56ddfbc73a10 阅读全文

posted @ 2019-08-26 00:42 春风一郎阅读(3366) 评论(0) 推荐(1)

功耗报告

摘要：Power是衡量数字芯片性能的三大指标之一，从整个设计流程看，越早考虑功耗收益越大，在系统架构级一个微小调整所减少的功耗，也许可以使实现工程师眼圈轻两个色度。因此早期功耗评估显得格外重要，于实现工程师而言，即是：RTL级功耗分析，世面上有多个RTL功耗分析工具，而当红新宠非Joules莫属。传统R 阅读全文

posted @ 2019-08-26 00:36 春风一郎阅读(1361) 评论(0) 推荐(0)

Analog power pin UPF defination

摘要：在一个analog macro端口上，有些pin是always on的，有些是shut down的，如何描述这些pin的power属性？这是一个常见问题，驴就此机会大致描述一下常见的做法。对于这个问题，UPF2.0跟UPF2.1有不同的处理方式。 UPF2.0, IEEE1801-2009，因为mo 阅读全文

posted @ 2019-08-26 00:13 春风一郎阅读(2292) 评论(0) 推荐(0)

动态功耗计算

摘要：CMOS管功耗 = 动态功耗 + 静态功耗动态功耗有两种表述，两种表述的区别之处在于：把对管子内部电容充放电消耗的功耗归于谁，第一种表述常见于理论分析，第二种表述常见于EDA工具功耗计算。第一种表示：动态功耗 = 开关功耗 + 短路功耗动态功耗 = 开关功耗 + 短路功耗开关功耗：指管子在阅读全文

posted @ 2019-08-26 00:04 春风一郎阅读(13073) 评论(2) 推荐(0)

静态功耗计算

摘要：大概在遥远的90nm之前，leakage power在library里确实是被描述成一个常值的。但从90nm开始，为了更加精确，library里的leakage power不再是个常值了，而是被模拟成一个输入状态的函数。所以基础还是library，在一个library里跟leakage相关的变量大致阅读全文

posted @ 2019-08-25 23:28 春风一郎阅读(3960) 评论(0) 推荐(0)

论STA | 工艺、工具、分析的本与末

摘要：人类从漫长的蒙昧中觉醒之后，不再依靠着奇装异服的巫师通灵来指导生活，巫师进化成了科学家，他们试图对周遭的一切进行概括、分类、抽象，于是有了化学、物理、数学等基科。比如一粒沙，它的化学组成是什么，物理特性是什么，可抽象成什么样的数学公式。用沙子做成的芯片亦如此，从设计实现到生产制造，每一步的背后都是阅读全文

posted @ 2019-08-22 23:46 春风一郎阅读(1906) 评论(0) 推荐(1)

论STA | POCV/SOCV 对lib 的要求（4）

摘要：在芯片制造过程中的工艺偏差由global variation 和local variation 两部分组成。在集成电路设计实现中，global variation 用PVT 跟 RC-corner 来模拟；local variation 用 OCV/ AOCV/ SOCV 来模拟。在40nm 之阅读全文

posted @ 2019-08-22 23:38 春风一郎阅读(5117) 评论(0) 推荐(0)

论STA | SOCV / POCV 之 variation （2）

摘要：芯片制造涉及到许多复杂重复的过程，如：光刻、蚀刻、离子注入、扩散、退火。而且都是原子级操作，尽管控制非常严格，但偏差不可避免。工艺偏差会导致芯片物理参数偏差，如：线宽、沟道掺杂浓度、线厚、临界尺寸、栅氧厚度；而物理参数偏差会导致电特性参数偏差，如：线的电容电阻、阈值电压、饱和电流、栅极电容；电阅读全文

posted @ 2019-08-22 23:09 春风一郎阅读(3511) 评论(0) 推荐(1)

SOCV / POCV 模型（3）

摘要：STA无疑是数字集成电路设计实现方法学中最『漂亮』的模型之一，但是随意着工艺进步，local varition 的随机性及重要性增加，传统STA 的局限性日渐突出。大概在十五年前，SSTA成了一个研究热点，相较于传统的STA，SSTA 不再是针对单一的timing 进行分析，它的分析结果是一个统计分阅读全文

posted @ 2019-08-22 00:16 春风一郎阅读(4945) 评论(0) 推荐(0)

STA之AOCV

摘要：为什么要引入AOCV 为了精确性，为了剔除悲观度。用set_timing_derate来设置OCV，对于一个固定的corner，只能对data/clock, cell/net, late/early分别设不同的值，由下图可知，这个值是个trade off的结果，在保证yield的前提下，尽量不那么悲阅读全文

posted @ 2019-08-22 00:10 春风一郎阅读(4610) 评论(0) 推荐(0)

STA之OCV

摘要：Timing sign-off Corner = library PVT +RC Corner + OCV 针对每个工艺结点，foundry都会给出一张类似的timing sign-off表格，定义了所有需要做timing sign-off的corner（实际需要sign-off的corner还需要阅读全文

posted @ 2019-08-21 23:41 春风一郎阅读(4204) 评论(0) 推荐(0)

STA之RC网

摘要：STA的主要工作是计算电路网络的延时，如今的电路网络还是由CMOS cell和net组成的，所以STA所要计算的延时仍是电容的充放电时间。等量子计算机普及的时候，如今的这一套理论都将随着科技的进步被丢到故纸堆里。在量子计算机君临之前，如今的天下还是CMOS的，所以要搞STA，首先需要明白如何计算CM 阅读全文

posted @ 2019-08-21 23:12 春风一郎阅读(1938) 评论(0) 推荐(1)

SOCV/POCV 开篇（1）

摘要：1.功能：模拟工艺偏差对芯片性能的影响 2. 40nm之前 flat derate模型可以基本覆盖大部分情况 3.AOCV （Adance OCV) 考虑distance 和depth的影响。 AOCV table背后已经有统计学的支撑,即SSTA(statistical static timing 阅读全文

posted @ 2019-08-21 12:52 春风一郎阅读(2813) 评论(0) 推荐(0)

SCAN CHAIN

摘要：https://mp.weixin.qq.com/s?__biz=MzUzODczODg2NQ==&mid=2247485270&idx=1&sn=df1034f318f5954a99d33978176516da&chksm=fad26e88cda5e79eec77a163724dfae43f2ba 阅读全文

posted @ 2019-08-20 23:42 春风一郎阅读(741) 评论(0) 推荐(0)

Innovus update_io_latency

摘要：在Innovus中从ccopt 后的timing report中可以看到clock delay是从负值开始算起的，这个是因为在ccopt过程中进行了的update latency的动作。基于block level的设计进行分析，假设在sdc中对clock 没有设置source&network la 阅读全文

posted @ 2019-08-20 23:38 春风一郎阅读(6790) 评论(2) 推荐(0)

report_delay_calculation/check_timing/report_annotated_parasitics/report_analysis_coverge

摘要：如何debug 一颗cell 或一段net 的delay, 常用的办法是用report_delay_calculation 报这颗cell 或这段net, 会得到形式如下的report, 从该report 中可以得到：表头需要特别关注的是command, 确定report 的对象及加的option 阅读全文

posted @ 2019-08-20 22:52 春风一郎阅读(2824) 评论(0) 推荐(0)

读懂timing report

摘要：三部分：表头/launch path /capture path 1.表头 1）工具版本信息：如示例中的18.10-p001，对某个具体项目timing signoff 工具的版本最好保证一致；操作系统信息：这一项无关紧要。生产日期：这一项还是有看一下的必要，避免低级错误，哼哧哼哧debug 阅读全文

posted @ 2019-08-20 22:37 春风一郎阅读(9679) 评论(0) 推荐(0)

CRPR/CPPR

摘要：S CRPR clock reconvergence pessimism removal C CPPR clock path pessimism removal 剔除公共clock path上的悲观度。看图说话，上图是最常见最基本的一条timing path: 有launch clock path 阅读全文

posted @ 2019-08-20 22:06 春风一郎阅读(7879) 评论(0) 推荐(0)

ILM --interface logic model

摘要：1.描述接口逻辑的模型。 2.包括 netlist spef sdc def 3.所有以上文件只描述和接口相关的逻辑，其他逻辑一概排除 3.用于STA/PR/DC的hierachical flow,相对于ETM model,更精确，ETM 只包含接口的timing arc信息，无法精确的进行cros 阅读全文

posted @ 2019-08-20 20:38 春风一郎阅读(2383) 评论(0) 推荐(0)

随笔分类 - INNVOUS

公告