2023年9月12日
存储管理系统设计
摘要： 存储管理系统设计 一、Dcache设计 数据cache是一块只读的cache，主要负责缓存处理器操作所需要的数据。该cache选择4路组相连的方式，容量为32KB，行大小为8个字，采用lru替换算法。其结构同样分为存储体和控制器两部分。 ​ 访问地址位32位，其中 ​ 低5位表示行内偏移， ​ 5~ 阅读全文
posted @ 2023-09-12 11:04 kiss0 阅读(247) 评论(0) 推荐(0)
2023年9月11日
cache全相连、组相连、直接映射
摘要： cache全相连、组相连、直接映射 字 是 存放在一个存储单元里的机器数，由若干个比特位组成，具体字长取决于存储器的规格。也就是说它可以是 8 位组成一个字，也可以是 16 位、32 位、64 位，甚至是 1024 位组成 。 块 在主存中，若干个连续的字可以组成一块。 行 是指 Cache 中的一 阅读全文
posted @ 2023-09-11 11:18 kiss0 阅读(7956) 评论(0) 推荐(0)
2023年9月2日
学习笔记1-指令级并行
摘要： 指令级并行 1.概念 1.1.指令级并行（ILP）有两种实现方法： （1）依靠硬件来动态发现并实现并行； （2）依靠软件技术在编译时静态发现并行。 1.2.数据依赖与冒险 数据依赖（三种类型）：数据依赖、名称依赖和控制依赖。 1.数据依赖：1）指令 i 生成的结果可能会被指令 j 用到。 2）指令 阅读全文
posted @ 2023-09-02 17:10 kiss0 阅读(165) 评论(0) 推荐(0)
2023年9月1日
计算机体系结构量化学习方法-学习笔记0（i7 存储层次结构）
摘要： 1、inter i7所用层次结构内容 ​ 修改处Data DLB(Data TLB). ​ 2、Inter i7存储器层次结构及指令与数据访问步骤图 3、指令与数据访问步骤： 指令地址的页帧（36bit）被发送给指令TLB（①）。 同时虚拟地址的12位页内偏移量被发送给指令缓存（ICACHE）.对于 阅读全文
posted @ 2023-09-01 21:45 kiss0 阅读(75) 评论(0) 推荐(0)