摘要: 1、inter i7所用层次结构内容 ​ 修改处Data DLB(Data TLB). ​ 2、Inter i7存储器层次结构及指令与数据访问步骤图 3、指令与数据访问步骤: 指令地址的页帧(36bit)被发送给指令TLB(①)。 同时虚拟地址的12位页内偏移量被发送给指令缓存(ICACHE).对于 阅读全文
posted @ 2023-09-01 21:45 kiss0 阅读(75) 评论(0) 推荐(0)