|
摘要：
好久没有写点东西了，只是今天比较高兴来胡乱写些。今天是年前最后一天上班了，恰巧下午又把以太网测试通过了，心里那个高兴呀，哈哈。板子的情况：ALTERA FPGA EP3C25F324 + DDR2 SDRAM + ETHERNET，板子从原理到PCB都是自己一手弄的，一版把这三块都搞通了，所以挺高兴，算是新年的一个礼物吧，LOOOOOOOOOOOOOOOOOOOOL !!! 阅读全文
posted @ 2012-01-16 14:54 Mr. Lan 阅读(276) 评论(0) 推荐(0)
摘要：
原来用寄存器访问的方式操作PIO,Timer等设备（跟黑金教程学的），感觉非常好用。这两天，却被这东西纠结着，无法用寄存器访问的方式操作设备了。刚才百度了一下，发现一篇文章描述是因为Nios CPU用了Nios II/f的原因。想想，的确是换了CPU。 现在摘录原文如下，只是怕麻烦所以自己没有尝试，哪位试过了告知一下，谢谢。 在NIOS II/f中，DATA CACHE（数据高速缓存）被打开了，在其他两种CPU中这个地方时灰的不能用的，就是说只有NIOS II/f数据高级缓存才打开的。 那Data Cache到底是什么呢，芯片手册上是这样介绍的，（引自《n2cpu_nii5v1.p... 阅读全文
posted @ 2011-12-01 14:51 Mr. Lan 阅读(293) 评论(1) 推荐(0)
摘要：
1. 可给连接线命名，源处和目标处同名表示已经连接。 命名方法：当连线处于选中状态时，直接输入即可。2. 当Qsys系统更新后，在原理图文件.bdf中右键Update symbol or block。3. 新建.bdf文件时可使用Generate pins for symbol ports自动生成管脚，如果是编辑更新，最好手动添加需要 更新的管脚，这样可以避免管脚混乱。 希望后续的Quartus能把这个毛病治了，太落后啦，每次更新系统都需要手动添加、重新调整，很浪费功夫。4. 为了确保后续操作的正确性，在原理图编辑时打开Location assignments (View -> Show 阅读全文
posted @ 2011-11-27 18:26 Mr. Lan 阅读(1457) 评论(1) 推荐(0)
摘要：
1. How to store data from A/D onto DDR2 SDRAM and stream outQ: I submitted a question before on how to get 128k output from SignalTap. I just found out that I wouldn't be able to with external ram installed as SignalTap can only use internal RAM. Is there some way I can get a signal from A/D sto 阅读全文
posted @ 2011-11-25 13:36 Mr. Lan 阅读(728) 评论(0) 推荐(0)
摘要：
关于FPGA+DDR2 SDRAM 实现NIOS II系统，在Altera论坛里讨教了一些前辈，现搬过来，备以后查阅。#1. lan54160Hi friends, I want to control DDR2 and Ethernet with NIOS II on my board. ADC results are read from LVDS_rx module and store on DDR2 and then stream out via Ethernet. On my board, there is no SDRAM except for a DDR2, so I want to 阅读全文
posted @ 2011-11-25 09:01 Mr. Lan 阅读(522) 评论(0) 推荐(0) |
||
浙公网安备 33010602011771号