随笔分类 -  D_仿真工具使用

包括modelsim、questasim
Modelsim问题集锦
摘要：前言 收集工程调试中遇到的modelsim问题。 问题 （1）仿真发现时钟信号和理论上的数据信号没有边沿对齐。 解决：一般是时钟精度不匹配的问题。 如果想要1ns的精度则代码中的精度需设置为： v语法：timescale 1ns/1ns sv语法： timeunit 1ns; timeprecisi 阅读全文
posted @ 2019-09-02 19:50 小翁同学 阅读(528) 评论(0) 推荐(0)
Questasim10.6c下载安装教程
摘要：questasim作为modelsim的高级版，用着速度还是比modelsim爽很多，基本上所有操作指令都是和modelsim兼容的。 不同版本的vivado兼容的modelsim版本是不一样的，如果使用高版本的vivado而使用低版本的modelsim进行库的编译操作，则可能会报各种错误，所以参照 阅读全文
posted @ 2019-08-29 18:03 小翁同学 阅读(13634) 评论(0) 推荐(2)
modelsim仿真xilinx ram输出均为0
摘要：现象 在vivado2018.3下生成了RAM IP，丢到modelsim中仿真发现doutb输出均为0。调整AB端口的时钟速率，发现低于5ns不行，输出为0。但5ns以上正常。 解决方法 比对了vivado自带的仿真和modelsim的仿真，时钟设置过小的时候，结果均为0。排除软件问题。 *延长R 阅读全文
posted @ 2019-06-04 17:58 小翁同学 阅读(1189) 评论(0) 推荐(1)
Mdoelsim10.4怎么脚本单独仿真ISE14.7 IP核
摘要：软件版本： Modelsim10.4SE ISE14.7 仿真IP：时钟管理IP（clock wizard） 流程： 1.对于Modelsim10.4SE，并不自带Xilinx家的仿真库，因此首先需要编译Xilinx家的器件仿真库； 仿真库解析： ① secureip库：硬核(HARD IP)仿真( 阅读全文
posted @ 2018-10-18 15:46 小翁同学 阅读(876) 评论(0) 推荐(0)
Modelsim脚本仿真文件分析
摘要：Do文件的实质是tcl脚本，本质上是ascii文件。所以扩展名可以任意的，不一定叫xx.do，也可以叫xx.tcl，甚至叫成你的名字也没有关系。看自己喜好，一般取do，不过我喜欢取成tcl，用代码编辑器写的时候有语法高亮，比较好看。 在windows系统下，仿真可以图形界面操作，也可以脚本自动。新手 阅读全文
posted @ 2017-09-14 12:47 小翁同学 阅读(904) 评论(0) 推荐(0)
testbench中$display查看例化model里面信号方法以及$realtime用法
摘要：前言 此为测试语法，不可综合； $display用于信息的显示与输出；$realtime以实数显示time，不会出现一大段的空格，因为$time宽度定义是64位。 display中显示时间数据格式要表示为%t （如下图示）。 流程： 1.在tb中可以这么写，检测clk_t_en的高电平，输出仿真时间 阅读全文
posted @ 2017-08-14 17:49 小翁同学 阅读(1554) 评论(0) 推荐(0)
Modelsimse10.4如何编译altera库文件以支持IP仿真
摘要：前言 se版本默认没有ip之类的库支持，如果你用到了pll之类的ip，仿真前就得把库编译好。 版本：Modelsim10.4se 流程 readme：实现有版本两个，任选。理论都是一样的，把v文件编译到Modelsim库中。第一个版本采用多个文件夹（库）的方式，第二个版本采用单个文件夹（把所有你需要 阅读全文
posted @ 2017-08-12 16:50 小翁同学 阅读(1826) 评论(0) 推荐(0)
Modelsim调用用do脚本自动化仿真
摘要：前言 EDA发展的趋势是自动化，使用脚本自动化仿真可以减少不必要的时间浪费。 流程 在windows下新建批处理脚本bat文件（linux下可用shell脚本或者其他，注意给脚本运行权限即可：chmod +x name.sh）; 批处理文件或者脚本中内容只有一句话： vsim -do sim.do 阅读全文
posted @ 2017-08-09 17:08 小翁同学 阅读(1717) 评论(0) 推荐(0)