2025年5月20日
PDPU解析
摘要： 这张图展示了一个**Posit FPU 的 Decode 阶段（S1）**的硬件架构，重点是如何从 Posit 数中提取有效的计算成分（sign、rg_exp、mantissa）并处理符号和指数。分析如下： 🔴 左侧框图：S1阶段整体结构 📌 输入端口 Va, Vb: 输入两个 Posit 操作 阅读全文
posted @ 2025-05-20 16:19 江左子固 阅读(47) 评论(0) 推荐(0)