摘要: 首先,本人查找了异步复位同步释放原理网络相关资料。大都没有讲清楚相关原理性的东西,令人困恼。 现花时间进行原理性的解答:理解为什么异步复位、同步释放能够实现? 首先要知道复位D触发器的工作原理,复位信号作用于最后端口也作用于触发器逻辑中间。 当复位端有效时(一般为1),复位信号直接作用于最后一级的S 阅读全文
posted @ 2019-08-03 16:38 jevonFPGA 阅读(2180) 评论(0) 推荐(0) 编辑
摘要: 需要注意的地方有四点: 1、关于锁存器与触发器在原理上的不同点,以及代码的不同点 2、关于高电平有效与低电平有效之前的区别 3、理解实现复位与实现D触发器之间的区别 4、理解同步与异步之间的区别 锁存器代码编写 Module D_latch(d,clk,q); Input d; Input lck; 阅读全文
posted @ 2019-08-03 11:08 jevonFPGA 阅读(1960) 评论(0) 推荐(1) 编辑
摘要: 以50MHZ时钟为例,进行1秒钟延时,并输出延时使能信号。 首先计算需要多少次计时,MHZ=10的六次方HZ。T=20ns 一秒钟需要计时次数为5的七次方即5000_0000。 然后计算需要几位的寄存器,需要二进制计算器。需要26位寄存器。 阅读全文
posted @ 2019-07-29 11:54 jevonFPGA 阅读(965) 评论(0) 推荐(0) 编辑