会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
JevonFPGA
博客园
首页
新随笔
联系
订阅
管理
2019年7月29日
定时延时设计FPGA
摘要: 以50MHZ时钟为例,进行1秒钟延时,并输出延时使能信号。 首先计算需要多少次计时,MHZ=10的六次方HZ。T=20ns 一秒钟需要计时次数为5的七次方即5000_0000。 然后计算需要几位的寄存器,需要二进制计算器。需要26位寄存器。
阅读全文
posted @ 2019-07-29 11:54 jevonFPGA
阅读(1307)
评论(0)
推荐(0)