工作笔记4----vcs编译vivado2020.2版本经验

　　因为升级了FPGA到ultral系列，用vivado2019.2编译的ultral系统，用vcs仿真的时候出现很多IP编译出错的问题，例如fir滤波器的ip出现checksum错误等问题，所以尝试升级vivado，之前想直接升级到vivaod2025.2，但是相应的vcs版本也得升级，然后涉及到相应的linux系统版本也得升级，所以权衡之下，尝试小幅升级vivado到2020.2，此时linux系统（centerOS linux7（x86-64））和vcs版本(vcs-MX o2018.09-sp2_full64)都可以不需要升级，安装完毕vivado2020.2之后，第一步是需要编译vcs仿真库。

　　按照之前的经验流程：

　　1、打开vivado2020.2，点击Tools -> setting ->3rd party simulators中的install paths中的vcs栏目中填写vcs的安装路径，路径到bin文件夹（usr/local/vcs2018/bin），保存退出；

　　2、点击Tools -> Compile Simulation Libraries，设置vcs编译相关参数：

　　　　

　　　　

　　　　注意：vivado2019.2不需要添加GCC选项，但是vivado2020.2需要添加GCC选项，因为vivado2020.2支持system-verilog的仿真，需要GCC的支持，但是上图中GCC executable path不是选择linux系统自带的GCC路径（实践证明该linux版本带的GCC版本比较低，不符合VCS对GCC版本的要求），可以选择安装的vivado2020.2目录下面的GCC版本；

　　　　3、点击最下面的compile，等待一段时间完成全部IP库的编译；

　　　　4、到最后编译会报错，不影响我们项目仿真使用，报错的部分是我们用不到的那部分功能。