随笔分类 -  Cadence

摘要：http://blog.sina.com.cn/s/blog_6d999c4f010191on.html 原作者 岳增祥 下面的解决方案适用于,多个零件同时围绕一个点旋转,而不是围绕各自的一点旋转. 1.Edit->Move,在Options中Rotation的Point选User Pick, 2 阅读全文

摘要：E:\workspace\SPB_Data\pcbenv\env env文件中，funckey为快捷键定义，这里是定义ctrl+1-6为调用几个预定义的宏，“grid_5mil”等为宏文件的名字，我这里的路径为E:\workspace\SPB_Data\pcbenv\ 一定要记得设置scriptpa 阅读全文

摘要：原因是注册表里记录的drb和dsn文件的打开方式记录的是allegro.exe和capture.exe这两个文件名，而非路径名。而allegro.exe和capture.exe这两个文件名对应的具体路径是16.5的路径！所以在打开方式的列表中其实是有allegro和capture，但是因为找不到文件 阅读全文

摘要：edit->move 右侧options中选中ripup etch 然后框选需要移动的元件和线，在被选中的元件和线上单击鼠标，被选中的元件和线就会跟着鼠标移动，在目标位置单击鼠标左键，放下元件和线。 右键done 阅读全文

摘要：来源 http://blog.163.com/liuxin_arm/blog/static/18329142320130293403830/ 原作者 liuxin_arm Cadence 16.5开始，打开原理图工具 Orcad Capture 时，总是会弹出startpage 页面，如下图所示，有 阅读全文

摘要：setup->user perference... route->connect allegro_etch_legth_on为线的实时长度 allegro_dynam_timing=on为线的动态时间，比如你设置的最大/最小长度、相对传播延时 勾选allegro_dynam_timing_fixed 阅读全文

摘要：制作元件的PCB封装时误将pin的编号删除。 如何删除：find只留text，选中后右键删除。 没有编号的pin就是MECHANICAL PIN，只要加上编号就变成connect pin。 菜单add->text 右侧option中选择Package Geometry->pin number 点击选 阅读全文

摘要：allegro中，在菜单栏中点击edit->properties，此时在PCB的空白处右击会显示如下： 在find栏中，点击more 选中所有电源和地的网络，加入到右侧列表，点击ok 在打开的属性窗口中，选择Ratsnest_Shedule属性为power_and_ground。点击apply后会显 阅读全文

摘要：http://www.wendangxiazai.com/b-8a8b2745580216fc700afd8f.html allegro tools破解出现apr.exe has diff pubkey问题解决方法 2015-4-21 By Eagle 将Tools.cmd pubkey.exe p 阅读全文

摘要：【1】orcad capture CIS中，Options->Preference在Miscellaneous里勾选 enable intertool communication 设置完成后可能需要重新打开orcad和allegro，才能生效。 【2】 同时打开OrCAD capture CIS和A 阅读全文

摘要：http://blog.csdn.net/lxj_com2006/article/details/7405428 在orcad中右键点击某个元件，show footprint，没有放置在默认路径下的元件是无法预览的：Allegro footprint ****** was not found in 阅读全文

摘要：setup->cross-section... 用右键菜单在左侧创建新的层，这里是4层板，从上到下为：信号1-地-电源-信号2 信号层的铜箔厚度和层间距都会影响走线的阻抗，shield栏右侧的走线宽度和间距仅用于计算走线阻抗。铜箔厚度实际使用1.2mil作为1OZ的厚度。 布线时，按照在这里计算时填 阅读全文

摘要：file->import...->logic... 选择导入类型(这里是design entry CIS)和路径（orcad中导出的文件夹，netlist文件夹的路径）。其他原理图编辑工具导出的网表，尝试用other选项卡。 单击import cadence按钮，开始导入。 在导入网表期间会检查原理 阅读全文

摘要：setup->outlines->board outline... 保持这个窗口的打开（不要着急点OK），拖动鼠标绘制边框（要在绘制区域点击两次）， 绘制完成后单击OK按钮，allegro会在绘制的边框内100mil(如上图设置)绘制一个package keepin 编辑边框时，也是保持这个小窗口的 阅读全文

摘要：【1】新建一个PCB，画边框，导入网表，设定板层结构（这里是4层S-GND-POWER-S）,设定padpath和psmpath，放置BGA器件（这里是一片cortex-a8的处理器AM3352） 【2】设定区域约束规则 【2.1】打开约束管理器，setup->contraints->contrai 阅读全文

摘要：1.安装16.5的product，安装路径E:\Program_Files\Cadence\SPB_16.5，破解tools。2.安装17.0的licence manager，安装路径E:\Program_Files\Cadence\LicenseManager，问licence时取消。3.安装17 阅读全文