allegro 16.5 导入网表

file->import...->logic...

选择导入类型(这里是design entry CIS)和路径（orcad中导出的文件夹，netlist文件夹的路径）。其他原理图编辑工具导出的网表，尝试用other选项卡。

单击import cadence按钮，开始导入。

在导入网表期间会检查原理图中所设置的所有PCB footprint是否存在，如果有footprint和原理图引脚数不合等情况就会在日志文件中产生警告，日志文件通常在网表目录下，文件名为netrev.lst要注意allegro的padpath和psmpath的设置，这个路径默认包含allegro自带库路径和用户定义的库路径（安装软件有个SPB_Data路径）。SETUP->USER PREFERENCE->Paths->library->padpath 与psmpath