hxing

拒绝思维懒惰,习惯深度思考,提升认知水平。

导航

2025年12月18日

synopsys和cadence工具对标

摘要: 阅读全文

posted @ 2025-12-18 11:19 hxing 阅读(4) 评论(0) 推荐(0)

2025年12月3日

Vi/Vim 高亮Systemverilog语法的设置方式

摘要: 本文转载自:GVIM中配置SystemVerilog语法高亮 - SOC验证工程师 - 博客园 gvim的格式设置一般在根目录下的.vimrc文件中进行设置,一些常见设置这里不作叙述,主要记录一下在gvim中设置SV语法高亮的方法。1、去官网下载systemverilog.vim文件链接:https 阅读全文

posted @ 2025-12-03 18:17 hxing 阅读(41) 评论(0) 推荐(0)

2025年7月2日

常用的跨时钟域处理3大方法

摘要: 本文转载:https://mp.weixin.qq.com/s/YLRGsTOY2aQTwZiQUf6jyQ 原文是讲述FPGA设计里经常用到的跨时钟域处理3大方法,但是我认为在芯片设计里也会用到这些方法,所以转载到我的空间,以便查看。 原文如下: 跨时钟域处理是FPGA设计中经常遇到的问题,而如何 阅读全文

posted @ 2025-07-02 10:03 hxing 阅读(292) 评论(0) 推荐(0)

2025年3月21日

SVN打tag和checkout tag的方法

摘要: SVN的常用技巧: 1. SVN 打tag: svn copy svn_url/proj_name/version_num svn_url/proj_name/tags/tag_name -m "Comment words" 2. svn checkout tag: 3. 上传时,只用了svn Ad 阅读全文

posted @ 2025-03-21 19:20 hxing 阅读(180) 评论(0) 推荐(0)

2023年12月12日

Vim字符串替换的方法

摘要: 本文转载自:Vim字符串替换详细指南_笔记大全_设计学院 (python100.com) 一、vim字符串替换命令 :%s/old/new/g vim字符串替换是一个非常实用的功能,下面将从多个方面进行介绍,帮助你更加深刻地理解该功能,提高你的工作效率。 首先,我们来看一下vim字符串替换命令。上面 阅读全文

posted @ 2023-12-12 17:18 hxing 阅读(4036) 评论(0) 推荐(0)

2023年8月24日

建立保持时间及违例解决方法 ------ 转载

摘要: 转载自: 建立保持时间及违例解决方法 - 知乎 (zhihu.com) 建立保持时间概念 为什么要有建立保持时间?参考:为什么会有建立时间(setup time)和保持时间(hold time)要求 - 知乎 (zhihu.com)答:简单来说,DFF可以由两个latch构成,每个latch是通过传 阅读全文

posted @ 2023-08-24 19:18 hxing 阅读(2121) 评论(0) 推荐(0)

如何启动 formality GUI

摘要: 当命令行输入fm_shell 后,运行了formality。在完成比较后,命令行输入start -gui ,就可以启动GUI 界面。 阅读全文

posted @ 2023-08-24 19:14 hxing 阅读(483) 评论(0) 推荐(0)

芯片设计中的ECO是什么? ------ 转载

摘要: 本文转载自: 芯片设计中的ECO是什么?-腾讯云开发者社区-腾讯云 (tencent.com) 如标题所写,我们今天聊一聊IC设计种的ECO。在展开关于ECO的概念之前,我们先大致捋下数字IC设计的流程,有助于我们后面的讨论。 数字IC设计流程简述 1、确定项目需求 根据市场或者芯片功能要求,设计芯 阅读全文

posted @ 2023-08-24 19:07 hxing 阅读(3030) 评论(0) 推荐(1)

2023年8月23日

Sigma-Delta ADC 简介

摘要: 本文转自:什么是Sigma-Delta ADC (linkchip.cn) Sigma-Delta ADC是一种目前使用最为普遍的高精度ADC结构,在精度达到20位以上的场合,Sigma-Delta是必选的结构。通过采用过采样、噪声整形以及数字滤波技术,降低对模拟电路的设计要求,实现了其他类型的AD 阅读全文

posted @ 2023-08-23 20:25 hxing 阅读(3008) 评论(0) 推荐(0)

2023年7月2日

设计上的小技巧和思路

摘要: 归纳一些设计上遵循、采用的技巧和思路。 1. 在同步设计中,要求时钟稳定后才能放开复位。 2. 在设计DFT时,可考虑使用有别于其他功能的(即功能或者用法比较特殊的)管脚来作为为DFT 模式使能输入。 比如某个管脚CSP的电平正常功能下只有1V左右,而其他管脚的电平正常功能下有5V左右。那么可以考虑 阅读全文

posted @ 2023-07-02 22:31 hxing 阅读(85) 评论(0) 推荐(0)