摘要： 好了，开始看代码，先看MSI-msg.sm： `enumeration(CoherenceRequestType, desc="Types of request messages") { GetS, desc="Request from cache for a block with read per 阅读全文

摘要： 前缀知识，了解M、S、I状态对缓存行来说意味着什么，体系结构基础。 在多核中，我们先只看多L1 cache + L2 cache + 内存模型，此时架构图如下面 dictory（目录）负责存储额外信息，而L2cache负责存储数据，额外信息指的是[addr,owner,[shared],state] 阅读全文

摘要： 哎，我这学期学的真是有点杂了。包括不限于axi4封装、cache测信道攻击（理论层面）、chiplets方向（仅通过legosim搭建benchmark然后测试通信延迟、自己集成了新CPU模拟器、了解到专用benchmark构建以及一些拓扑结构会影响通信速度，不过总之还是要尽可能减少通信次数）、ge 阅读全文

摘要： 接下来就是B矩阵接口的设计了，这个是调试时间最久，最鲁棒，但是还有待优化的一个接口。目的是在复盘中找出一套实现接口高鲁棒性的方法论。 一、设计前观测 B矩阵虽然和A矩阵都是只读AXI接口。但是在波形上要求是完全不一样的，A矩阵的各个通道都是从0递增，步长为1，具有极大规律性，不具有普适性。B矩阵的p 阅读全文

摘要： 紧接着上一篇，这期记录我实现PE单元C矩阵的AXI接口的过程。 一、设计前 PE的C矩阵信号端为（outputc_ptr_addr ,c_ptr_addr_v ,c_data_v,c_data),并且也是地址递增，结合AXI4特性，我们应该怎么做呢 二、设计思路 这里就简要带过了，发出写使能时存入f 阅读全文

摘要： 这篇文章用于记录我编写AXI接口对客户的PE单元进行封装的思路。同时也能更加深入了解AXI协议以及验证手段。 一、设计前观测 用户的PE单元是SPWV算法实现的单元，有九个接口（a_ptr,a_col,a_val,b_ptr...)。要求我使用三个AXI接口进行封装（A、B、C矩阵各一个接口）。这里 阅读全文

摘要： 视频流通了之后，我要在上面添加算法模块，手撕verilog可能比较慢，可以先尝试使用hls。 前面通过block design搭建视频流通路，然后SDK控制写入分辨率这些东西，现在如果要加入算法模块简单实现边缘识别，必须先学习hls生成ip核，以及SDK的进一步学习（初始化中断，以及一些函数的调用） 阅读全文

摘要： 先发泄一下，终于！！！国庆！一个国庆，你知道我怎么过的吗！！！ 首先我是拿官方例程，但是还是依旧跑不通，检查一下，发现以下几个问题，并且我是怎么处理的: 1、首先上板失败，可能由于只是粗略配置了一下管脚没配好，发现买来的双目模块有pwdn而我的例程没提及没处理 初步解决：绝对检查管脚以及模块有没有买 阅读全文

摘要： 在生成VDMA，GPIO，IIC后，会生成对于的bsp板级包。这里我不打算进行深入学习（不会尝试自己去写这份ps代码），要求能较为深入理解ps工作的原理即可，依旧不去细看HDMI模块相关。 首先导入了几个库，然后定义了几个宏，这里有一个要注意的，define这里有的根据英文意思就能知道分别对应什么功 阅读全文

摘要： 初来乍到，先自我介绍，我是一所双非学校集成电路专业的学生，目标是成为一个合格的FPGA，数字ic设计，验证工程师，目前大三，此篇章仅以记录我打FPGA创新创业大赛过程的一些学习经验，是基于zynq7020开发板的开发项目，希望能让小白们更快学习，大佬们认可和指正，也希望自己能在后面忘记某个知识点时能 阅读全文