摘要:原文链接:http://blog.ednchina.com/olivernie/1812243/message.aspx来源于PrimeTime用户手册
阅读全文
摘要:转载地址:http://article.ednchina.com/Other/20090206075509.htm EDN博客精华文章作者:codeman 在edn上看到很多仁兄的文章 大受启发 也写写自己的理解 一同讨论 set_input_delay/ set_output_delay 在与时钟选项定义的时钟相关的输入port上定义data arrival TIme,可将输入延时定义与...
阅读全文
摘要:转载地址:http://article.ednchina.com/Other/20090206080207.htm EDN博客精华文章作者:ilove314 题记:时序分析摸索了很久,看了很多资料,也反反复复的对比总结,然后思考。现在总算有点大彻大悟的感觉了,但是还不够有些东西理解的可能还不是那么深入透彻,也喜欢把自己的思考过的东西拿出来和大家分享,更是希望大家能提出一些看法,在不断的讨论总结...
阅读全文
摘要:<前端>精通verilog(包括2001)的编程,仿真,测试充分掌握逻辑综合和时序分析理解前端经常使用的各种库的格式和内容,比如.v, .lib了解某个应用领域的知识学会使用FPGA测试代码具备DFT的基本概念<后端>熟悉后端流程,(IO plan, floorplan, power flan, place, CTS, route)熟练掌握一种后端工具的使用学会如何使用工具...
阅读全文
摘要:原文地址:http://www.cnblogs.com/jyaray/archive/2010/06/04/1751781.html今天彻底无语了,一个学弟问我,从Schematic到GDSⅡ的流程是什么,我竟然答之,仿真、综合、布局布线……事后,觉得不太对,查了一下资料,那里是不太对啊,简直是一点都不对,暴寒啊,也许是自己真是好久没做IC方面的东西了。一般的I...
阅读全文