会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
额头富翁
博客园
首页
新随笔
联系
订阅
管理
2021年11月8日
testbench中的timescale
摘要: timescale是Verilog中用来定义模块的仿真时的时间单位和时间精度的,格式为:`timescale 仿真时间单位/时间精度。 用于说明仿真时间单位和时间精度的数字只能是1、10、100,不能为其他的数字。而且,时间精度不能比时间单位大,最多一样大。 这样的定义是正确的:`timescale
阅读全文
posted @ 2021-11-08 16:04 额头富翁
阅读(563)
评论(0)
推荐(0)
2021年10月18日
字节和位
摘要: 1字节(byte) = 8位(bit) 在16位的系统中(比如8086微机) 1字 (word)= 2字节(byte)= 16(bit) 在32位的系统中(比如win32) 1字(word)= 4字节(byte)=32(bit) 在64位的系统中(比如win64)1字(word)= 8字节(byte
阅读全文
posted @ 2021-10-18 10:57 额头富翁
阅读(756)
评论(0)
推荐(0)
公告