关于一些fpga的奇葩代码分享

1.用计数器做clk

　　reg[3:0] count =0;

      always @(posedge clk)

       count <= count +1;

  

    always @(posedge count[3])

　　begin

      end

   然后你会得到每一次编译结果不一样的效果。恭喜你获得996技能了。

  

 

2. 直接寄存器跨越时钟

 reg[3:0]  spi_data;

    always @(posedge spi_clk)

    begin

      spi_data <= spi_wr_data;

   end 

 

    always @(posedge sys_clk)

    begin

      sysreg_data <= spi_data ;

   end 

   恭喜你，批量芯片会异常。

 

3. 没事加复位

　　wire rst= done &sync&clken & set;

　　always @(posedge sys or negedge rst)

　　begin

　　end

   恭喜你，系统每次上电启动不一致的效果。