|
摘要：
1.写在前面 很早就想写这么篇短文，和大家交流学习的些许经验和心得。但一直有各种干扰，致使一拖再拖，这阵子赶上米国佬过圣诞，咱也忙里偷闲，赶紧把这篇短文码掉。。嘿嘿。 2.为什么要写 群里时常有新人呈周期性的问诸如，“我该如何学HDL？”，“非阻塞和阻塞有啥区别？”之类的问题。在此，笔者扯两句自己的学习体会，对这些问题一并予以回答。 3.English required 英文资料不一定能... 阅读全文
posted @ 2011-12-25 13:17
foreveryoung
阅读(4549)
评论(8)
推荐(16)
摘要：
3.1 介绍 SignalProbe是唯一不需要使用JTAG的调试工具。由下图可以看出，相比于直接在工程中引出一个测试引脚，SignalProbe不改变原有设计。同时SignalProbe使用多余的IO引脚来输出信号。 一般在以下几种情况使用SignalProbe： （1）有外部测试设备的存在； （2）目标设计器件为FPGA或者CPLD； （3）器件内部资源剩很少或者根本没有剩余； （4）有剩余的... 阅读全文
posted @ 2011-04-14 13:12
foreveryoung
阅读(794)
评论(1)
推荐(0)
摘要：
前言：在《基础篇》和《时序篇》之后是《验证篇》，但考虑到之前两篇收到的反馈有限，故把第三篇《验证篇》拆分为若干段分批发于博客，希望能依次带动互动。 1. 验证及调试工具介绍 Altera提供了如下七种验证调试工具： （1）SignalTapII Logic Analyzer 可以在系统分析器件内部节点和I/O引脚信号。SignalTapII使用FPGA资源，根据用户定义的触发条件将信号数据通过JT... 阅读全文
posted @ 2011-04-11 11:46
foreveryoung
阅读(816)
评论(0)
推荐(0)
摘要：
说明： 由目录可见，贴出的仅为时序优化的实验部分，还有理论部分仍在翻译和整理完善过程中。如果本文反响良好，则预计于1月中旬发布。本实验全程翻译altera官方提供的实验手册和工程，除了翻译外，还把原文中关于“很明显，你可以看见。。”替换成图片，毕竟无图无真相。 又官方提供实验为QuartusII 8.0平台，我使用的是10，故适当更改了一些内容，如大家使用的平台不同，稍作修改即可。 由于本文为初稿... 阅读全文
posted @ 2010-12-31 12:22
foreveryoung
阅读(1943)
评论(4)
推荐(1)
|
浙公网安备 33010602011771号