学习是一个不断探索不断超越的过程

摘要： 2013-10-29 11:42:18AR# 98753.1i XST - "WARNING: (FCT__0300). Model 'module_name' has different characteristics in destination library"问题描述：新建一个新的工程文件 and2 ,这个文件名与xilinx的原语是有冲突的，所以不能作为model的name官方解释为：DescriptionKeywords: Verilog, library, primitive, instantiateUrgency: StandardGener 阅读全文

摘要： •铺铜–大面积地对某个网络铺铜，可以使得该网络的信号（电流）路径简短、连接阻抗（包括直流电阻和交流阻抗）变小–一般来说，需要在PCB上对地进行大面积铺铜（铺地），因为地网络是所有单端信号的参考和回流路径，也是是所有用电单元的供电路径–有时也挑选一层或部分面积对电源网络进行铺铜–在PCB上有多个不同的地网络时（如数字地、模拟地），应在布局时区分，在铺铜时分隔–多层板中含有完整的地层（内电层），铺地并不十分必要–在双面板中，铺地往往会被信号走线分割得很零碎，这时可在板上放置一些接地的过孔，使得两层铺地相互连接，相互补充，实现相对完整的地路径 阅读全文

摘要： 1.TraceTaperingTrace Tapering是指在PCB布线过程中线宽逐渐变细的一种布线方式，目的是为了防止线宽的突变。在RF和软板电路设计中应用广泛，渐进式走线主要是为了减小线宽变化处的所受到的机械应力，同时也能改善信号传输的质量。Trace Tapering是在泪滴的基础上添加的，在泪滴参数设置中也有Trace Tapering的设置。“Router-Gloss”-“Add Tapered Trace”注意点：必须是两条宽度不同的线相连的时候才能使用这个功能。设置好这个功能后，用命令或者点击route-gloss-add taper 阅读全文