摘要：Vivado 中的增量设计会重新利用已有的布局布线数据来缩短运行时间，并生成可预测的结果。当设计有 95% 以上的相似度时，增量布局布线的运行时间会比一般布局布线平均缩短2倍。若相似度低于80%，则使用增量布局布线只有很小的优势或者基本没有优势。 当设计进行到后期，每次运行改动很小，在开始后端实现前读入的设计网表具有较高相似度的情况下，推荐使用 Vivado 的增量布局... 阅读全文

摘要：冯诺依曼提出的存储计算，计算存储，因此，几乎所有的CPU和ASIC都会使用存储器，它们的类型很多，包括异步RAM、同步RAM、ZBT RAM、DDR DRAM、ROM等。由于大部分的异步RAM和SRAM都是晶圆代工厂定制的，一次需要修改成适合于FPGA结构的Verilog等效模型。FPGA的综合工具 阅读全文

摘要：FPGA中的嵌入式RAM分为两种：专用的BRAM和分布是RAM（用LUT实现的）。这两种RAM又可以配置成单端口和双端口的RAM和ROM。双端口RAM又可以根据读写地址是否在同一块分为Double Port 和Two Port。读取方式也有多种方式，包括：Read first, Write fir... 阅读全文

摘要：FPGA是什么？FPGA是现场可编程逻辑阵列，由可编程逻辑资源（LUT和 REG），可编程连线，可编程I/O构成。Xilinx的FPGA的基本结构是一样的，但随着半导体工艺的发展，FPGA的逻辑容量越来越丰富，速度更快，嵌入越来越多的硬核了，比如：ARM处理器，PCIe, ETHERNET等。在制程工艺上，Xilinx的7系列FPGA采用28 nm工艺，UltraScale采用20nm, Ultr... 阅读全文

摘要：从刚接触System Verilog以及后来的VMM，OVM，UVM已经有很多年了，随着电子工业的逐步发展，国内对验证人才的需求也会急剧增加，这从各大招聘网站贴出的职位上也可以看出来，不少朋友可能想尽快掌握这些知识，自学是一个好办法，我结合自己的亲身经历和大家谈谈初学者如何能尽快入门，继而成为一名合格的IC验证师。 1.首先来谈谈仿真工具，无非就是Synopsys, Cacence Mentor三... 阅读全文

摘要：CAM是Content Addressable Memory的缩写，即“内容寻址存储器”的意思，它是在传统的存储技术的基础上实现的联想记忆存储器，关于CAM的基本操作有三种： 1).写操作：输入地址和数据，将数据写到指定的地址上，写入速度与RAM相同； 2).读操作：输入地址，返回该地址上的数据，读取速度与RAM相同； 3).查找操作：输入待查数据，返回该数据被存储的地址。这也是CAM的最主要用途... 阅读全文

摘要：为什么要做FPGA原型验证？ FPGA原型验证可以在IC流片前对芯片功能和性能做出评估，同时，可以给软件设计人员提供验证平台。所有的设计，无论是SOC还是ASIC都需要被验证（功能和时序验证），以确保IC实现模型与期望的设计性能相匹配。而且，大多数SOC的软件内容不同，在流片前用硬件平台进行软件开发是至关重要的。软件和芯片同时开发可以加快产品的面市时间。 FPGA原型验证在为SOC和ASIC验证起... 阅读全文

摘要：复杂可编程逻辑器件（Complex Programmable Logic Device, CPLD），CPLD适合用来实现各种运算和组合逻辑（combinational logic）。一颗CPLD内等于包含了数颗的PAL（可编程阵列逻辑），各PAL（逻辑区块）间的互接连线也可以进行程序性的规划。 1984 年Altera 公司发明世界上第一款可编程逻辑器件。FPG... 阅读全文

摘要：问题： 什么是锁存器？ 什么时候出现锁存器？ 锁存器对电路有什么影响？ 如何在FPGA设计中避免锁存器？ 在FPGA设计中应该避免锁存器.实际上，锁存器与D触发器实现的逻辑功能基本相同，都有暂存数据的功能。但如果两者都由与非门搭建的话，锁存器耗用的逻辑资源要比D触发器少（D触发器需要12个MOS管，锁存器只需6个MOS管），锁存器的集成度更高。所以在的ASIC设计中会用到锁存器。但锁存器对毛刺... 阅读全文

摘要：Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，两种HDL均为IEEE标准。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。 Verilog是由Gateway Design Automation公司的工程师Prabhu Goel和菲... 阅读全文

摘要：原语，其英文名为primitive，是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。相当于软件中的机器语言。原语在设计中可以直接例化使用，是最直接的代码输入方式，原语和HDL原语的关系，类似于汇编语言和C语言的关系。 Xilinx公司的原语按功能分为10类，包括计算组件、I/O端口组件、寄存器... 阅读全文

摘要：Altera的RAM初始化文件格式是mif和hex. QuartusII自带的RAM初始化工具很方便产生初始化文件。 Xilinx的RAM初始化文件格式是coe, 在vivado中软件会将coe文件变成mif 文件。Xilinx和Altera的mif文件格式并不相同。Xilinx的mif文件才是最终有效的初始化文件。可以用Memory Editor编辑工具产生coe文件，具体位置在Tools > ... 阅读全文

摘要：使用环境：Quartus II 8.0 + DE2(Cyclone II EP2C35F627C6)1 占空比为50%的6分频电路。源代码：module clk_mod6_divide( //input clk, rst_n, //output clk_divide, ); input clk;input rst_n;output clk_divide;reg clk_divide;reg [2:0] cnt;always @(posedge clk or negedge rst_n)begin if (rst_n == 1'b0) cnt <= 3'b0; else i 阅读全文

摘要：文章链接：http://wiki.fpganotes.com/doku.php/xilinx_web_guide 阅读全文

摘要：参考北邮人论坛上的一个帖子，ALTERA有软件支持生成初始化文件，XILINX的还没发现。 引用：http://bbs.byr.cn/#!article/Circuit/13233 http://www.cnblogs.com/dpc525/admin/Files.aspx 另附MATLAB脚本生成数据 %author:dpc525%Create Date: 2012.02.21%Descri... 阅读全文

摘要：DSP芯片和所有微处理器一样，以2的补码形式表示有符号数。 阅读全文

摘要：使用环境：Quartus II 8.0 + DE2(Cyclone II EP2C35F627C6)1、半加器：代码：half_adder 1 module half_adder(ina,inb,sum_out,carry_out,clk,rst); 2 3 input ina; 4 input inb; 5 input clk; 6 input rst; 7 8 output sum_out; 9 output carry_out;10 11 reg sum_out;12 reg carry_out;13 14 always @(posedge clk or negedge rst)15 b 阅读全文

摘要：使用环境：Quartus II 8.0 + DE2(Cyclone II EP2C35F627C6)//---------------------------------------------------//Copyright //All right reserved//File name: decoder3to8.v//Author: dpc525//---------------------------------------------------//Major funtion: // //------------------------------------------------ 阅读全文

摘要：1 数制 数制是多位数码中每一位的构成方法及从低位到高位的进制规则，包括十进制、二进制、十六进制和八进制等。2 码制 不同的数码不仅可以表示数量的大小，而且还能用来表示不同的事物。在后一种情况下，这些数码已经没有表示数量大小的含义，只是表示不同事物的代号而已。这些数码成为代码。实际中，编制代码时需要遵循一定的规则，这些规则就叫码制。摘自：数字电子技术基础（第五版）习题全解P3 唐亚楠 主编 阅读全文