2025年1月21日

uart串口的低速通信基础知识及模块代码（来自正点原子P15）
摘要： 正点原子P15在PL端的uart电路参考，PS端uart和PL端一致，这里不做重复，uart电路由电脑端进行供电，即uart和主芯片之间除利用uart_tx和uart_rx通信外是独立的。 从上图中可以看到，FPGA芯片的PL_UART1_TX连接到CH340的RXD管脚，FPGA芯片的PL_UAR 阅读全文
posted @ 2025-01-21 23:15 sp12138 阅读(141) 评论(0) 推荐(0)
 
 

2025年1月8日

部分环境配置指南记录
摘要： vitis，编辑器字符修改，Windows->preferences->Additional->General->Appearance->Colors and Forts->Basic->Text Font 阅读全文
posted @ 2025-01-08 21:33 sp12138 阅读(34) 评论(0) 推荐(0)
 
 

2025年1月7日

并行与串行结构的最直观显示（转自顺子学不会FPGA）
摘要： FPGA设计_加法器 串行进位加法器与超前进位加法器 https://blog.csdn.net/m0_56222647/article/details/137245924?spm=1001.2014.3001.5502 阅读全文
posted @ 2025-01-07 22:01 sp12138 阅读(19) 评论(0) 推荐(0)
 
FPGA学习资料链接——持续更新~
摘要： CSDN:顺子学不会FPGA,https://blog.csdn.net/m0_56222647?type=blog CSDN:虚怀若水,https://blog.csdn.net/m0_37779673?type=blog (PS：该博主包含很多实战项目，具有极大参考意义) CSDN:FPGADe 阅读全文
posted @ 2025-01-07 19:52 sp12138 阅读(58) 评论(0) 推荐(0)
 
本文详细解释了XilinxFPGA中IDDR、ODDR和IDELAY原语的工作原理，包括它们在处理双沿数据、时钟使能、工作模式等方面的应用，以及IDELAYCTRL的作用和IDELAY/ODELAY的参数配置和端口功能。(转自顺子学不会FPGA)
摘要： https://blog.csdn.net/m0_56222647/article/details/136970633?spm=1001.2014.3001.5501 阅读全文
posted @ 2025-01-07 19:27 sp12138 阅读(220) 评论(0) 推荐(0)
 
 

2024年12月22日

天嵌通途xczu15eg学习笔记——基于Lwip的TCP服务器性能测试(一)
摘要： 学习记录——基于Lwip的TCP服务器性能测试(一) 环境如下，Windows10，vivado2020.2 硬件部分设置如下： PS-PL之间的交互时钟，复位已关闭 Generate Output Products，Create HDL Wrapper，Export Hardware之后进入vit 阅读全文
posted @ 2024-12-22 20:35 sp12138 阅读(159) 评论(0) 推荐(0)