乘法器设计
摘要：
乘法器在IC设计中虽然不是必须要求会设计的，但是也是要求能有这种思想的，在IC设计的优化中以加法器代替乘法器能够节省很大的资源。同时，在面试的时候这种题目也会有一些；还有就是对于初学者了解一下这些底层的设计原理还是很有必要的。 阅读全文
posted @ 2018-08-06 02:06 大道至简，知易行难！ 阅读(2324) 评论(0) 推荐(0) 编辑
基于case语句的选择器设计
摘要：
选择器是数字电路设计中比较重要的部分，是学习数字电路设计的必备技能之一，在这里仅仅以8选1为例进行讲解。 阅读全文
posted @ 2018-08-06 01:43 大道至简，知易行难！ 阅读(1012) 评论(0) 推荐(0) 编辑
FPGA之verilog静态数码管小程序
摘要：
话不多说直接上代码： module shumaguan0_9( clk, rst_n, conlig, //位选信号 dataout //数码管控制信号，由低到高依次为dp，a，b,c,d,e,f,g ); input clk; input rst_n; output[3:0] conlig; ou 阅读全文
posted @ 2017-08-23 17:19 大道至简，知易行难！ 阅读(1139) 评论(0) 推荐(0) 编辑
FPGA之verilog流水灯小程序
摘要：
同样话不多说直接上代码： //自己修改过的流水灯，从板子上的led4亮到led1，延迟改为了2smodule led_water( led, clk, rst_n ); // 模块名及端口参数 input clk; // 输入端口定义，50M 时钟 input rst_n; output[3:0] 阅读全文
posted @ 2017-08-23 17:12 大道至简，知易行难！ 阅读(4728) 评论(0) 推荐(0) 编辑
FPGA之Verilog点灯小程序
摘要：
话不多说，直接做介绍： 首先个人用的是QuartusII11.0，开发板用的是CycloneIV的EP4CE6E22C8N芯片。 led灯使用的是低电平有效； 要执行的功能是：上电灯就亮，这里使用的是四个led灯； 具体代码如下： 由于功能上是只要上电就亮，所以就不需要时序控制了，那么就是一个组合逻 阅读全文
posted @ 2017-08-22 16:17 大道至简，知易行难！ 阅读(2916) 评论(0) 推荐(0) 编辑
