摘要： 一个优秀的Layout，一块好的板子，并不是随便布线连同就可以实现电路要求的，凡事都得谨慎，此处别处摘要，讲述SDRAM类高速器件布线规则： 如果你没有信号完整性的知识和对传输线的认识，恐怕你很难看懂，如果你看不懂，那么请按这样一个通用的基本法则做： （1）DDR和主控芯片尽量靠近 （2）高速约束中设置所有信号、时钟线等长(最多允许50mils的冗余)，所有信号、时钟线长度不超过1000mi... 阅读全文

摘要： 3W原则: 这里3W是线与线之间的距离保持3倍线宽。你说3H也可以。但是这里H指的是线宽度。不是介质厚度。是为了减少线间串扰，应保证线间距足够大，如果线中心距不少于3倍线宽时，则可保持70%的线间电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。针对EMI 20H原则： 是指电源层相对地层内缩20H的距离，当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁... 阅读全文

摘要： ITU-R BT.601和ITU-R BT.656国际电信联盟（International Telecommunication Union）无线通信部门（ITU-R）制定的标准。严格来说，ITU-R BT.656应该是隶属ITU-R BT.601的一个子协议。ITU-R BT.601是演播室数字电视编码参数标准，而ITU-R BT.656 则是ITU-R BT.601附件A中的数字接口标准，用于主... 阅读全文

摘要： YCbCr是DVD、摄像机、数字电视等消费类视频产品中，常用的色彩编码方案。YCbCr 有时会称为 YCC.。Y'CbCr 在模拟分量视频（analog component video）中也常被称为 YPbPr。YCbCr不是一种绝对色彩空间，是YUV压缩和偏移的版本。 YCbCr与YUV的区别 正如几何上用坐标空间来描述坐标集合, 色彩空间用数学方式来描述颜色集合。常见的3 个基本色彩模型是RG... 阅读全文

摘要： YUV 编码格式YUV是被欧洲电视系统所采用的一种颜色编码方法（属于PAL），是PAL和SECAM模拟彩色电视制式采用的颜色空间。在现代彩色电视系统中，通常采用三管彩色摄影机或彩色CCD摄影机进行取像，然后把取得的彩色图像信号经分色、分别放大校正后得到RGB，再经过矩阵变换电路得到亮度信号Y和两个色差信号R－Y（即U）、B－Y（即V），最后发送端将亮度和色差三个信号分别进行编码，用同一信道发送出去。这种色彩的表示方法就是所谓的YUV色彩空间表示。采用YUV色彩空间的重要性是它的亮度信号Y和色度信号U、V是分离的。优点作用YUV主要用于优化彩色视频信号的传输，使其向后相容老式黑白电视。与RGB视 阅读全文

摘要： 都是门控时钟和亚稳态惹的祸。。。我的VGA 真彩图片显示完美解决了。 事情发展到了今天， 终于突然脑子一亮，想当年纠结了那么久的问题，现在发现好崩溃好傻逼，如今完美解决掉了。 （1）由于我再vga驱动模块中，vs的时钟使用了hs作为驱动信号，某种某种程度上由于设计数据量之大，门控时钟带来的危害，是的数据传输效率上不得不考虑，因为传输的指令速度已经达到了125MHz，全局布局布线速率不得不考虑了。... 阅读全文

摘要： 今天去听了 华为奖学金申请 的会议，所见，所闻，所感，或许让我又懂得了很多…… 不知道看到这一篇文章的人，是否记得我曾经写过一篇关于考研和就业之间的抉择的矛盾的文章“华为这类大公司“任人唯文凭”，有没有必要再花费3年时间拿张研究生文凭？？？（真心希望每一个同仁以及前辈能够赐教）”。事情发展到了今天，已经过去了一个月，之间有很多前辈给我指导，也有很多过来人给我激励和安慰，我想是时候结题了。 在这一个月，我认识了很多关心我的网友，告诉了我他们的故事，也建议我怎么走怎么过，让我觉得IT界的朋友，其实也是有真情的。 首先我想总结一下我上一篇总结，业界认识对此的看法： （1）不够成熟 （2）愤青 （3. 阅读全文

摘要： 下载地址：http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4183483&bbs_page_no=2&bbs_id=1009 LP Wizard官网：http://www.mentor.com/products/pcb-system-design/library-tools/lp-wizard/ 据说，PCB Matrix LP_Wizard被MEN... 阅读全文

摘要： ０:３５了，可是我怎么灰常的有激情，这时候有个邪恶的想法，不想安装，那就找绿色版。 可是某个人是在好的有点过分了（｀ＹＹ.&.ＨＨ｀）,他叫我自制绿色软件，我直接写个博客表示衷心的感谢和诚挚的问候 （1）首先 自己电脑上安装该软件，这里我用拷贝王kisgCopy为例。 （2）安装完后copy kisgCopy的安装目录，然后卸载软件 （3）运行copy的kingcopy安装目录，出现一个警告 (... 阅读全文

摘要： 由于电脑曾经到现在装过多次以及多个版本的Quartus II，现在Quartus II 10.1SP1把我给折腾了，于是一气之下，在注册表查找跟它有关的东西，删错了整个注册表与之相关的内容，但是之后重新启动，出问题了，可能是我误删了注册表，出现“0*004874ac指令引用的0*01d8c000内存。该内存不能为read”的应用程序错误。 一起之下，我拿出我的U盘Winpe，ghost了C盘，... 阅读全文

摘要： 终于，我学会了一点点，阿窝龙妹妹，这些天，一直很心烦，苦恼，难耐，都是这个龙妹妹陪我走到了现在，谢谢你。。 在这之间感触最深的，就是“无助”，或者说“不甘心”，有很多人不会，你觉得大家同样傻X，又有些NX的人会，可是他很高傲，懒得知指导你，觉得你真傻X，这都不会，但是，说实话，如果跟单片机比起来，Avalon-MM的资料真的是很少…… 当然www.altera.com里面的还是有很多 ，Aval... 阅读全文

摘要： （1）verilog代码 /********************************************************************* Module Name : Crazy_SDCARD* Author : Crazy Bingo* Device : EP2C8Q208C8 * Version : Quartus II 10.1* Date : 2011-3-3*... 阅读全文

摘要： （1）verilog代码 /********************************************************************* Module Name : Crazy_LCD1602* Author : Crazy Bingo* Device : EP2C8Q208C8 * Version : Quartus II 10.1* Date : 2011-3-3... 阅读全文

摘要： （1）verilog代码 /********************************************************************* Module Name : Crazy_KEY_LED* Author : Crazy Bingo* Device : EP2C8Q208C8 * Version : Quartus II 10.1* Date : 2011-3-2... 阅读全文

摘要： （1）verilog代码 /********************************************************************* Module Name : Crazy_LED* Author : Crazy Bingo* Device : EP2C8Q208C8 * Version : Quartus II 10.1* Date : 2011-3-2* De... 阅读全文

摘要： （1）verilog代码 /********************************************************************* Module Name : Crazy_KEY* Author : Crazy Bingo* Device : EP2C8Q208C8 * Version : Quartus II 10.1* Date : 2011-3-2* De... 阅读全文

摘要： 这段时间看了点ip的东西，发现自己不懂的越来越多，搞个ip搞了我好多时间，也没人能系统的教我，资料也没有完全的（可能能力不够），恨死我了。看了大概一周，吃饭睡觉上课，脑子里面都是Quartus II 10.1,SOPC,NIOS II 的身影….. 一直在Try，Try，Try，在这之间差点崩溃过，幸亏没死。 有能力的人他不耐烦教你，甚至很嚣张，觉得你很笨，没能力的人他在苦海里挣扎，觉得很无辜。 我就是那苦海的琥珀，全程记录我做的东西，连载Crazy_IP设计，made by Bingo。 连载SRAM,LED,1602，KEY等东西，希望初学者不要像我那么痛苦，以至于没必要的烦恼。。。也希. 阅读全文

摘要： 学sopc也有个很长一段时间，最近第一次自己设计IP核。 参照了艾米的自定义IP核：SRAM,12864的例子，以及黑金的PWM的例子，同时看了两本书，以及《Avalon-MM Interface Specialtion》，最后按部就班设计，为了验证，先从简单的开始，可是sram好像可以，lcd1602和led 都不行，在此处我先讲解我设计led的流程： （1）当然是led ip verilog的... 阅读全文

摘要： 存储器SRAM的Avalon-MM设计，根据SRAM:IS61LV51216AL-10TI 数据手册，设计如下Avalon-MM接口（1）verilog代码module Crazy_SRAM #( parameter DATA_LEN = 16, parameter ADDR_LEN = 19 ) ( input csi_clk, input csi_reset_n, // input [(ADDR_LEN-1) : 0] avs_address, input [(DATA_LEN/8-1): 0] avs_byteenable_n, input avs_write_n, input [(DA 阅读全文

摘要： 静态地址边界是由主端口数据宽度决定的字地址。 （1）对具有8位数据宽度的主端口，静态地址边界落在地址0x00,0x01,0x02,0x03… （2）对于具有32位数据宽度的主端口，静态地址边界落在地址0x00,0x04,0x08,0x0C… 每个地址就8个字节，即一个字，一次操作就一个字节（byteenable） （1）当主端口和从端口数据宽度一样的时候------静态地址边界对齐 （2）当... 阅读全文