摘要： 此文让我受益良多。值得一读，大家如果也觉得不错就一起来推~~~　　---------------------------------　　　　在黑客世界里，当提出一个技术问题时，你能得到怎样的回答？这取决于挖出答案的难度，同样取决于你提问的方法。本指南旨在帮助你提高发问技巧，以获取你最想要的答案。 　　　　首先你必须明白，黑客们只偏爱艰巨的任务，或者能激发他们思维的好问题。 　　如若不然，我们还来干... 阅读全文

摘要： 我坦白我代价我忏悔发现有时候，写了比较实用而且完美的程序，老是自己藏起来，感觉太。。。。还是发放吧，毕竟我也从网络上吸取了那么多有用的知识，取之于民，用之与民希望对大家有所帮助VGA驱动真的很简的。先来个简要的说明吧：最好的网站：http://tinyvga.com/vga-timing思路：　　行显示--行消隐前肩--行消隐--行消隐后肩　　　　　场显示--场消隐前肩--场消隐--场消隐后肩接口... 阅读全文

摘要： 一些表格 表1 Nios II处理器系统的最大时钟频率(tMAX)(MHz) 表2 Nios II处理器系统的MIPS（每秒钟一百万个指令） 表3 在不同设备家族上的Nios II处理器系统的MIPS/MHz比 表4 Nios II处理器核和外设的逻辑元件使用率——Stratix IV、Stratix III、Stratix II和Stratix设备 表5 Nios II处理器核和外设的逻... 阅读全文

摘要： 这个问题困扰了我n久n久了（2天）...IOWR 写数据总结出郁闷的问题http://www.cnblogs.com/crazybingo/archive/2010/11/26/1888731.html上篇博文中我提出了问题，对于#define LED_DATA *(volatile unsigned char*) LED_PIO_BASE 直接操作没有效果，但后面加一句printf（）后可执行，... 阅读全文

摘要： 找不到一个完整说这个的资料… 找不到对应版本的handbook关于这个的… 以前让人家教我，由于种种原因，最终没… 人家都说，这都不知道，自己看书去... 我只能一步一步试验，终于最后，我修成正果了… 既然没有完整的，那我自己创造好了（创造其实恨多时候是被逼的…） （1）建立Quartus II 工程 （2）在SOPC设计CPU和外设 （3）在Quartus II配置综合整个工程（PLL,SOP... 阅读全文

摘要： Only《Tears》，一年前学了点NIOS II，忘得差不多了，现在重新拿起，短时间内想恢复，因为需要… 没办法，狂问问题，在如同兄弟的SOPC群和ARM群狂问问题，问一些让人家觉得蛋疼的问题，昏头转向的问题… n人告诉我，让我看Altera NIOS II Handbook去，又有n+1人跟我说，让我找本书照着搞… 问的问题太多，太蛋疼，太郁闷，最后没多少人回答我，被网友们和谐了… 我恨… 黎... 阅读全文

摘要： 本文意不在于LED的点亮操作，而在于说数据操作上的写法（1）#define LED_DATA *(volatile unsigned char*) LED_PIO_BASE。。。int main(){ unsigned char table[]={0x00,0x01,0x02,0x03}; //2个LED unsigned char i; while(1) { for(i=0;i<4;i++... 阅读全文

摘要： 本文对NiosII 处理器的经济型Nios II/e和快速型Nios II/f在不同的优化方式下测试其性能，测试了以下代码的运行时间。1、Printf//文件打印 2、usleep(1000)//睡眠时间 3、IOWR_ALTERA_AVALON_PIO_DATA//端口读写 测试代码如下： #include <stdio.h>#include "system.h"#include "... 阅读全文

摘要： FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 （实现最大的利用价值） 一些基本外设（NIOS/F,SDRAM,LED,KEY,EPCS,JTAG_UART等） （SOPC IP设计） Quartus II Verilog TOP File 综合后Quartus II 报表 可见，差不多用了1/2的FPGA，相当于120KB的二进制文件 NIO... 阅读全文

摘要： nios/s nios/eNios II /f - 1.105, Nios II /s - 0.518, Nios II /e - 0.107 (1)头文件 #include "system.h" //包含基本的硬件描述信息#include "altera_avalon_timer_regs.h" //定义内核寄存器的映射，提供对底层硬件的符号化访问#include "altera_avalon_... 阅读全文

摘要： 时间过去了n久n久，忘了自己是何时迷失了自我的。。。　　我又回来了。。。　　终于暂时结束了 “物极必反”的Layout生涯，终于，又可以重新开始执手自己的FPGA，做点自己喜欢做的事情……　　貌似由于某些原因，我又通宵了……　　前些日子画了一个EP2C82208C8N的巨无霸板子，有SDRAM,SRAM,ADV等内存，... 阅读全文

摘要： 作为电脑中必不可少的三大件之一（其余的两个是主板与CPU），内存是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存……不过，虽然内存对系统性能的至关重要，但长期以来，DIYer并不重视内存，只是将它看作是一种买主板和CPU时顺带买的“附件”，那时最多也就注意一下 内存的速度。这种现象截止于1998年440BX主板上市后，PC66/100的内存标准开始进入普通DIYer的视野，... 阅读全文

摘要： 原文：http://www.eefocus.com/myspace/blog/show_163943.html­­不在研发的第一线工作已经很久了，本想不再对具体的专业技术指手画脚，以免被内行的朋友们贻笑大方，毕竟这世界发展太快了，无论做了多少年的工作，转眼就会落伍。本次CES笔者应Xilinx的邀请参观了一下他们展出来的作品，对“汽车电子”有了比较全面的认识... 阅读全文

摘要： SN74LVC4245A/（74LVC245） 真是个好东西啊 双向电压传输，VCCA=5.5V; VCCB=2.7~3.6V A => 5V B => 3.3V 芯片允许从3.3V 环境传输到5V ，同样反向传输也是允许的 传输方向控制 转换速度100M以上，怎么可以那么快呢？ TMD 以后在要与5V 的东西通信，哥哥再也不怕。。。 阅读全文

摘要： 突然看到了好东西果断转http://bbs.ednchina.com/ShowTopic.aspx?id=196287自己这几年整理的一些电子类网站，希望对电子爱好者找资料的时候有所帮助 IC/PDF查询 http://www.21icsearch.com电子元器件查询 http://www.chinadz.com/ IC/PDF查询 http://www.ic37.com/ 器件手册 http:... 阅读全文

摘要： 世界上最神奇的mif文件生成方案 每次想要什么功能，总是找软件，死要命的找，比方说上位机、字模提取软件等等。 可是，你又听说过mif文件生成软件嘛？？ 当年要在液晶上显示东西，字库很大，回头大。假如说64*64的单色的图片，那你需要在Quartus II Memory Initialzation File 手工输入，需要输入4096个值，等你成功， 都NC了…… 我就NC过，NC了一半，我罢... 阅读全文

摘要： 时序逻辑、组合逻辑，我不再怕你了学FPGA也这么久了，会了VHDL，那时候没有时序逻辑、组合逻辑的概念；之后又会了Verilog，一开始还是没有理解时序逻辑、组合逻辑，做东西的时候，发现总是有缺陷。曾经有次因为4.3inch LCD遇到过郁闷的问题，像素点用时序逻辑和组合逻辑都可以，但是不知道到底用什么；再者，精确到点的时候，两种写法会有不同的效果，但是我不理解……曾经一度问过我EDA老师，他竟然这样说了一句话：“时序逻辑、组合逻辑是Verilog硬件描述语言设计中最难的部分，很多高级工程师甚至没搞清楚这一点……”我灰常的郁闷……竟然这样的答案……这些天调试VGA，像素点的绝对精确，一次一次的 阅读全文

摘要： VGA 接口电阻网络阻抗匹配考虑到成本意识实现的简易方案，用R-2R电阻网络模拟DAC替换ADV7123视频转换芯片。 本以为这边只是简单的分压，等我看的越多的资料，搞的越深，才发现，这边学问还真大： 先参考一下人家的几个图，做一下对比 特权 艾米 DE1 红色飓风 小马哥 本人，Crazy Bingo，今日，要设计一个16位真彩色的R-2R转换网络，询问了好多网友，看了好多资料，想了好... 阅读全文

摘要： 神奇的硬件秒速边沿检测技术吃晚饭，看特权哥的logic_analysis，突然看到了一点，不理解，那是什么表达方式啊，云里and雾里……为什么要那样触发三次，我知道那是三个触发器，dff，但是不知道为什么要这样做，下面的assign，也不理解，晕乎乎群里，碰到了两高手，让我醍醐灌顶，茅塞顿开哈哈。牛崩啊……不过我还是云里雾里，于是建立了一个工程测试了一下，下面是RTL：经过他们解说，明白了：经过3个dff触发，寄存前一个值，最后当前值与前一个值相比较，如果当前值为0，前一个值为1，则neg_tri输出1，是下降沿；反之，则是上升沿；原来就是这么个回事啊，保存前一次的状态，需要一个D触发器，前次 阅读全文

摘要： 时序逻辑__滞后一个像素最近又重新拿起了VGA，因为需要要把像素点绝对的精确，因此……在显示汉字的时候，很郁闷很郁闷的问题，怎么老是在最左边显示了汉字最右边的一列呢？？？怎么都想不通，郁闷……程序如下：很郁闷，明明是对的，可是为什么是错的呢？？崩溃，怎么改都不对。崩溃了一个小时候突然想到，把显示的内容向右平移一个像素点，不久OK 了吗？？，于是在X坐标判断语句中加了1，好了。可是，这只是结果，结果是好了，却不知道过程到底是如何。我只知道滞后了一个时钟周期即一个像素点，但是不知道该如何面对。继续崩溃了一会儿……突然想到，既然那个输出汉字像素点滞后了一个时钟，那何不用组合逻辑呢？？一切错误从此解决 阅读全文