随笔分类 -  Modelsim/Testbench

摘要：http://blog.sina.com.cn/s/blog_47a806cc0100o6cx.html 阅读全文

摘要：Quartus & Modelsim初始化问题 问题也不是我一个人遇到：http://bbs.ednchina.com/BLOG_ARTICLE_271118.HTM 印象中verilog编程，不给初，就是默认为零哦！ 但是Modelsim不赋初值，他就不是零；之后如果在复位中也没写道，到必然出错。 所以严谨的代码风格，完整的时序模型，于己于人都是一种完美！ 调试一个fifo2sram2... 阅读全文

摘要：在用第三方软件：Modelsim对Quartus II LPM进行仿真的时候，要加入例化生成的.v文件，以及在simulation的时候加入altera的库，如下： （顺便说一句，Modelsim中testbench顶层文件只能有一个。。。。书上都没说的。。） LPM – PLL 注意： 今天在用Modelsim做一个后仿真的时候，发现PLL的没有输出，在设定不同的测... 阅读全文

摘要：Quartus II+Modelsim各种仿真验证 CrazyBingo 2012-3-2 参考无双oo前辈的博文： http://www.cnblogs.com/oomusou/archive/2009/01/30/modelsim_pre_post_simulate.html 参考book：《Altera FPGA/CPLD设计 初级篇》第二版 一、FPGA的设计验证流程 图... 阅读全文

摘要：数字电路设计中一般有源代码输入、综合、实现等三个比较大的阶段，而电路仿真的切入点也基本与这些阶段相吻合，根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真和时序仿真。这种仿真轮廓的模型不仅适合FPGA/CPLD设计，同样适合IC设计。... 一、RTL行为级仿真 在大部分设计中执行的第一个仿真将是RTL行为级仿真。这个阶段的仿真可以用来检查代码中的语法错... 阅读全文

摘要：Abstract本文介紹使用ModelSim做前仿真，並搭配Quartus II與ModelSim作後仿真。Introduction使用環境：Quartus II 8.1 + ModelSim-Altera 6.3g由於FPGA可重複編程，所以不少開發人員就不寫testbench，直接使用Quartus II的programmer燒進開發板看結果，或者使用Quartus II自帶的Waveform Editor進行仿真，這種方式雖然可行，但僅適用於小project，若project越寫越大，Quartus II光做fitter就很耗時間，一整天下來都在作Quartus II編譯。比較建議的方式 阅读全文

摘要：Testbench代码设计技巧" There are many ways " to code a test case, it all depens on the creativity ot the Testbench designer.Testbench代码设计技巧 11. Clock logic设计技巧 12. Asynchronous reset设计技巧 13. System task之打印数据 24. System task之生成.vcd文件 35. System task之生成vec（vector file）档 31. Clock logic为方便对时钟进行修改，已 阅读全文

摘要：Quartus II 自带Simulaiton 与Modelsim Simulaiton功能仿真VS目录Quartus II 自带Simulaiton 与 1Modelsim Simulaiton功能仿真 1一、两者优缺点 1二、彼此仿真步骤 21. Quartus II 自带Simulation 22. Modelsim Simulation功能仿真 4一、两者优缺点1) Quartus II 自带的Simulation比较适合初学者使用，纯粹的GUI，用鼠标设置即可进行仿真，非常简洁明明了。但是相对于比较大的工程，比较复杂的项目，纯粹的手工，死板的设置，或许在设计者面前便是束手无策了，这个 阅读全文

摘要：Modelsim Simulation操作技巧一、Modelsim文件操作技巧1. 项目工程目录分配如上图所示，在altera的整个设计的工程目录之中，若是单纯的逻辑设计（不上nios2系统），一斑文件目录结构为此：Wave_test工程目录下，分为以下几个分支1) db：为Quartus II 编译产生的文件，通常占去了工程的大部分空间，打包时可删除.2) incremental_db：为Quartus II 编译产生的文件，通常占去了工程的大部分空间，打包时可删除.3) src ：Quartus II中源代码存放目录4) simulaiton ：Modelsim Simulation 仿真 阅读全文

摘要：移情别恋，开始Modelsim一、一刀两断，移情别恋我郁闷的是，玩FPGA少说也有3年了，一直偷个懒没用挂modelsim，一直用Quartus II 自带simulation来仿真。甚至到了后来，仿真都懒得动手，就凭经验，直接YY的了。知道我看了《art of writing testbench》，才知道DUT这玩样，才知道代码的严谨以及我之错误，才知道testbench之必不可少。一直认为，才多大的工程，用Quartus II自带的simulation么的了，要testbench有何干系。现在才明白，我那些靠YY的设计，那是因为工程太小了，或者太简单了，那些小儿科的东西固然不必有劳Mode 阅读全文

摘要：都是门控时钟和亚稳态惹的祸。。。我的VGA 真彩图片显示完美解决了。 事情发展到了今天， 终于突然脑子一亮，想当年纠结了那么久的问题，现在发现好崩溃好傻逼，如今完美解决掉了。 （1）由于我再vga驱动模块中，vs的时钟使用了hs作为驱动信号，某种某种程度上由于设计数据量之大，门控时钟带来的危害，是的数据传输效率上不得不考虑，因为传输的指令速度已经达到了125MHz，全局布局布线速率不得不考虑了。... 阅读全文

摘要：下载地址ftp://ftp.altera.com/outgoing/release/，拖进迅雷，快速且可以断点续传。根据网友牙缝的说法：ase是altera start edition，是入门版，freeae是altera edition，是nb版，需要破解，此处我安装9.1sp1 的modelsim_ae_windowns，破解我找到了会上传一、傻瓜式安装不需要解释，直接next到最后，路径不要出现中文空格二、破解只要小心就可以了（1）.首先右击我的电脑，查看属性，看看Windows系统注册用户名和组织名是不是英文的，如果不是则需要修改成英文。修改方法：开始->运行 regedit， 阅读全文