随笔分类 -  verilog to circuit

摘要：由代码可知：此边沿检测电路是由两个触发器级联而成，sign_c_r 输出是sign_c_r2的输入。并且有异步复位端没有使能端。最后输出：由触发器的输出取反和直接输出相与。如下的RTL图。 阅读全文

摘要：我一直听说没有由code到circuit就只是入门了。实在没办法了。我想了一招，一个一个的写，然后看RTL，然后分析。这是第一篇。1、触发器。没有复位，置位。posedge clk 是触发沿时钟。一直输出8‘h55.module test_io( input clk,input rst_n,ou... 阅读全文